"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 세계 시계 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 281-300 / 517건

VHDL에 관하여

에 성한 VHDL 코드는 소프트웨어 적 측면에서 볼 때 프로그래밍 이후 컴파일 과정을 거치듯이 하드웨어적인 전처리 합성(pre-synthesis) 과정을 거친다. 이렇게 해서 생긴 ... 실제 하드웨어가 인식할 수 있는 기계어로 바꿔준다. 이에 대응하는 VHDL을 이용한 하드웨어 디자인에서는 이러한 게이트 레벨의 코드를 본 합성 과정을 거처 네트리스트 ... VHDL 소개HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

다. XOR gate의 진리표와 기호는 다음과 같다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)기본 설정AND, OR, XOR 게이트를 한 ... 시키기 위해서 testbench 파일을 만들어서 코드를 작동시켜 보도록 한다. entity와 architecture, component명을 입력하고 a와 b에 각각 signal을 주고(4 ... 가지의 경우의 수가 나온다.) 나머지 3개의 출력게이트가 어떻게 작동하는지 확인해본다.2) architecture 코드library ieee;use ieee.std_logic

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
04 논리회로설계실험 예비보고서(인코더,디코더)

논리회로설계 실험 예비보고서 #4실험 4. 디코더 엔코더 설계1. 실험 목표VHDL 코드를 이용해 Decoder, Encoder 비교기를 설계하는 방법을 익힌다.두 비교기 ... 은 코드로 변환해 주는 조합논리회로이다. 인코더는 2의 n승 개의 입력과 n개의 출력을 갖고 있다. 10진 BCD 인코더 10진 인코더 진리표 10진 인코더 내부회로(3) 7 s ... 된 BCD 값을 입력으로 받아들여 7세그먼트 표시기에 해당 숫자 (0~9)가 표시되도록 7 세그먼트의 입력 단자 a, b, ... ,g 신호를 만들어내는 조합회로이다. BCD 코드

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC ... F672C8을 선택한다.QUARTUS 사용법VHDL이라고 밑줄 친 부분을 눌러 verilog로 바꾼다. 그런뒤 next를 눌러 프로젝트 생성을 마친다.QUARTUS 사용법프로젝트 ... 생성 후 파일- new를 누른 후 verilog HDL File을 눌러 코드를 입력 할 수 있는 공간을 만들어 준다.QUARTUS 사용법코드를 작성 한다. 다 작성 후 c

Non-Ai HUMAN
| 리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
VHDL-Post lab - Mux and DeMUX

signals- describe its functional behaviors- write VHDL codes- make a input/output pin assignment ... 111 => 01111111내가 구현한 코드로 할 경우 여분의 Switch가더 필요 하다는 것을 보여줌(즉 , code의 효율성의 따라 Spartan board에서의 Input ... the TTL databook- describe its input output signals- describe its functional behaviors- write VHDL c

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
아주대학교 논리회로 설계 과제 Key Pad 자물쇠

(비밀번호 5개가 모두 맞으면 “0”, 한 개라도 틀린다면 “1”)이렇게 입력을 받아서 비밀번호 모두 맞아야만 문이 열리는 Key Pad 자물쇠 코드를 설계한다.2. 문제 분석 ... & 설계 방향1) 비밀번호를 입력하여 문을 열어야 하므로 비밀번호 저장에 관하여 생각해 보았다. vhdl 책을 구하여 저장기능 리 있는 기억소자 회로에 대하여 조사해 보 ... 았으나 도저히 이해하기 힘들었다.2) 굳이 비밀번호를 저장해 놓지 않아도 코드 자체에 입력받은 입력 값이 비밀번호와 같은지 다른지만 구분하면 되겠다는 생각을 하게 되었다.3) 처음 생각은 A

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
VHDL-Post lab - Decoder and Encoder!! (A+리포트 보장)

이 들어오지 않길래, VHDL coding이 잘못 된 줄 알았다. 하지만 Push botton은 누르고 있어야만 LED 발광여부를 관찰 할 수 있었다. 즉, 4개의 버튼이나 되 ... VHDL coding 능력이 향상되었다는 것을 깨달았다.1> 진리표를 보고 Dataflow 작성하는 법을 익혔다.처음에는 Dataflow가 더 어려운 줄로만 알았는데, 간단 ... ---------------------------1. 실험 목적2. 실험 이론지식 Decoder and Encoder3. 8x3 encoder 의 VHDL 코드 작성design

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2009.06.29

다운로드 장바구니
BCD to EXCESS-3 CODE CONVERTER

POST REPORTBCD to Excess-3 code converter자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com ... 프로그램을 TIMING SIMULATION과 FUNTIONAL SIMULATION을 통해 비교해보도록 한다.Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ... /SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드를 EXCESS-3코드로 변환시켜본다. 첫

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
VHDL-Final Project Digital Clock 만들기 <- A+

분담1. 실험 목적지금까지 배운 Spartan b/d 를 구현 하기 위한 VHDL 코드를 이용한 Digital Clock code를 작성하고, Spartan b/d ... 다. 즉 한번의 switch 동작으로 값이 여러 번 변화되는 현상을 제거하고자 하는 것인데, 교수님께서 알려주신 C 소스코드의 원리를 이해하고 VHDL로 다시 coding 해 ... Debouncing 회로를 설계 한다.우선적으로 1조에서는 Debouncing code를 우선적으로 VHDL 코드로 작성해 보았다.이 Debouncing Code의 원리는 입력된 값을 일정

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,500원 | 등록일 2009.06.29

다운로드 장바구니
VHDL로 구현한 8bit Full Adder

VHDL실습 2주차 Report-18bit full Adder담당교수 :담당조교 :8bit Full Adder1-2 1.진리표(상태표), 논리식, 필요한 그래프, 표 등 2.그 ... 한다면3-4 소스코드와 그에대한 설명?-Half Adder---------------------------------------------------------library

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... ) 소스 코드2) 테스트 벤치3) Wave Form4) 결과 분석8가지 기능을 가진 ALU를 조건적 병행 신호 처리문(when else 문)을 이용하여 설계하였다. 출력 Y가 5비트 ... 00Y=A + B함수01Y=A - B프로시저10Y=B - A프로시저11Y = “-----”(1) 동작적 표현1) 소스 코드2) 테스트벤치3) Wave Form4) 결과 분석ALU

Non-Ai HUMAN
| 리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
VHDL-Pre lab - Mux and DeMUX

signals- describe its functional behaviors- write VHDL codes- make a input/output pin assignment ... -------------------------------1. 실험 목적MUX와 DEMUX에 대한 이해와 이를 이용한 다양한 VHDL coding에 대해 알아보도록 한다. 또한 c ... 로 으로 이를 이용해 VHDL code 작성 및 Simulation을 구현해 보도록하자.3. Design a 2x1 MUX- describe its input output sign

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
VHDL-Pre lab - Decoder and Encoder!! (A+리포트 보장)

model coding 을 할 수 있다. 논리식대로 VHDL code로 표현하면 된다.Describe its input output signals이 8x3 encoder는 8개의 입력 ... 는 상태였다. Decoder와 encoder는 서로 상반된 개념이라고 생각 하면 된다. 또한 중요한 것은 그냥 진리표를 보고 무작정으로 논리식을 VHDL code로 해서 적용하면 안된다는 김재철 ... ---------------------------1. 실험 목적2. 실험 이론지식 Decoder and Encoder3. 8x3 encoder 의 VHDL 코드 작성design

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
Digital clock chip - SELECTOR & DIVIDER Blocks

the following library declaration if instantiating---- any Xilinx primitives in this code.--library ... . Purpose이번 실습에서는 digital clock chip 에 있어 사용되는 SELECTOR와 DIVIDER BLOCK을 VHDL로 설계한다.2. Problem statement① ... 들이 출력될 것인지 선택하게 된다. DIVIDER BLOCK은 SELECTOR BLOCK의 OUTPUT 값들을 십진수의 값으로 변환하여 출력하기 위한 BLOCK이다. 이 두 개의 코드

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2011.06.06

다운로드 장바구니
VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

VHDL codes위의 코드에서 보면 알 수 있듯이 이번에도 교안과 다르게 작성하라는 조교님의 지시가 있었다. 이번에는 복잡하게 하나하나 input 값을 지정해 주는 과정이 너무 ... ) 신호는 Q(7) 신호로 전달이 이루어진다.5-3> write VHDL codes고생 끝에 만든 소스 코드이다. 어떤식으로 소스코드를 변경할까 생각하다가, 강의시간에 배운 for 재철 ... inputs and 2 outputs-describe its functional behaviors-write VHDL codes -> refer to in the

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
실험2 제07주 Lab05 Post Mux & DMux & BCD

. DiscussionLab 1에서는 2-bit 2:1 Multiplexer를 Behavioral Modeling으로 Verilog code를 작성하여 설계하였다. Input 2개 중 ... Modeling으로 Verilog code를 작성하여 설계하였다. 이 회로는 Input 4 개중 Select bit이 00~11(2)일 때, 하나를 선택하여 출력값으로 출력시키는 회로이 ... 수 있듯이 일의 자릿수에만 +3을 하는 것을 확인 할 수 있다.4. Conclusion이번 실험은 그 동안 배운 VHDL의 사용법을 숙달시키고 Combinational

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
VHDL을 활용한 도트매트릭스 문자 출력

Ω),Level-up QB-FPGA200EP2C-USB Starter Kit (대여)개발기간 : 2013. 10. 28(월) ~ 13. 12. 23(월)대여받은 VHDL 실습용 키트 ... 해둔 소스코드와 컴파일을 한후 실행을 한다.8*8도트 매트릭스를 사용하여 버튼 조작에 따라서 문자를 출력하는 프로젝트를 진행하였다.8*8이라서 문자 구현시 한글의 구현시 크기 및 ... 면서 원하는 곳에만 불이 들어오게 만들었다. 전력소모는 정적 방식에 비해서 훨씬 절감이 되지만, 소프트웨어적으로 제어를 하고 수정을 해야 되서 VHDL 의 지식이 부족한 사람들은 어려움

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.05.21

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

.Introduction조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.Design① Describe what your circuit ... 과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... 수도 있다.그림 SEQ 그림 \* ARABIC 1 이번 실험에 쓰이는 회로② Describe how you solve주어진 코드를 가지고 설계하는 것이어서 한

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

초-Clk_d는 0.5초 동안 “L”이다가 다시 0.5초 동안은 “H”동작을 반복-1Hz의 클럭이 발생(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정 ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip ... 가지 shift에 대한 코드를 작성하고 이 코드를 KIT에 입력시키는 일이다. 일단 KIT에 올리기 전에 코드를 알아보고 이를 작성해 보도록 하자. 세 가지 shift를 만들

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로실험] 실험6. ALU kit

.Introduction이번 실험에서는 이보다 조금 더 심화된 내용인 VHDL로 설계한 'ALU'를 직접 Kit에 입력하고 작동을 확인해봤다. 'ALU'의 경우에는 지난번 실험에서 설계한 것 ... ' 등을 의미한다.③ 시프트연산 : 어떤 수의 자리수를 이동하는 것을 말한다. 여기서는 그대로 원상태 유지하는 것, 그리고 좌우로 이동하는 것을 의미한다.이번에는 VHDL로 설계 ... ' thenif rst = '0' thentmp_out := (others => '0') ;input_a := "00000000";input_b := "00000000";위 코드의 뜻

Non-Ai HUMAN
| 리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기