서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

목차

I. Expected Results
II. Results
III. Discussion
IV. Conclusion
V. Reference

본문내용

 Verilog HDL을 이용하여 AND Gate, NAND Gate, 1-bit Full-Adder, 4-bit Full Adder를 programming하여 정상 동작을 확인하였다. 이를 통해 HDL Programming에 더 익숙해질 수 있었으며, Behavioral Modeling과 Gate Primitive Programming을 비교할 수 있었다.
 For the better experiment
 벡터 형태로 Input과 Output을 선언할 경우, 여러 bit를 함께 사용할 수 있으므로 더 간결하고 연산 처리 속도도 빠른, Debugging이 간편한 Source code를 작성할 수 있다. 벡터를 이용하여 programming을 할 경우, Gate Primitive Programming보다 Behavioral Modeling이 간결한 경우가 많을 것으로 예상된다. 더 다양한 방법으로 programming을 할 수 있기 때문이다.

참고 자료

교안 – Verilog HDL 실습 Lab#03 Verilog HDL, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.