"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 81-100 / 575건

논리회로설계실험 5주차 Encoder 설계

= d + bc’3) Verilog Implementations(코드 실행)4:2 Priority Encoder를 behavioral modeling, dataflow ... pattern 부분 총 세가지 부분을 skeleton code에 채워야 했다.우선 4:2 Priority Encoder의 input과 output부분은 아래와 같이 코딩하였다.다음 ... 았다. 마지막으로 설계한 module을 testbench code를 이용하여 Modelsim의 simulation을 이용하여 wave를 확인하였다. Behavioral model

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 7주차

을 동시에 작동하게 하는 설계를 하는 것을 목적으로 한다. 두 가지 과제를 설계해봄으로써 7-Segment와 Piezo의 사용법과 더 자세한 verilog code사용법을 배우는 데 ... Scanning변수를 초기화하는 것을 볼 수 있다. 아닐 경우는 0부 scanning 변수를 1씩 증가 시키다가 3이 될 경우 초기화 되는 것을 code에서 볼 수 있다. 즉 ... Verilog HDL 실습 8주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
논리회로설계실험 3주차 Adder 설계

keleton code를 참고하여 서로 다른 방식으로 구현한다. 다음으로 구현한 1-bit full adder를 이용하여 4-bit adder를 설계한다. 구현한 두 adder ... 에서 주어진 tb의 skeleton code에는 A_4BIT과 B_4BIT에 대한 test가 비어 있었다. 이를 추가하고 검증하기 위해 아래의 표와 같이 8가지 경우로 나누어 테스트 ... expression을 구하고 이것에 기반하여 코드를 작성한다.2) Theoretical Approach(이론)2.1) Truth tableFull Adder는 세 개의 입력과 두 개의 출력

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 8주차

를 설계해보고 이 둘을 동시에 작동하게 하는 설계를 하는 것을 목적으로 한다. 두 가지 과제를 설계해봄으로써 7-Segment와 Piezo의 사용법과 더 자세한 verilog c ... Verilog HDL 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... ode사용법을 배우는 데에도 실험의 목적이 있다.배경 이론7Segment숫자나 문자를 표시해 줄 수 있는 최소의 장치HBE Combo 2 장치는 Common Cathode 방식

리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
디시설, 디지털시스템설계 이론과제 8주차 인하대

(waveform) is correct. Attach Verilog HDL code and simulation result (waveform) from Vivado tool.그림 ... HW8ProblemVerilog HDL code using behavioral model and test bench to verify whether the module ... behaves correctly.그림1 : module code그림2 : testbench그림2 : 이어지는 test benchShow and explain if timing diagram

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

) 시뮬레이션3) 직렬 입력 / 병렬 출력 BCD to Excess-3 code converter(1) 회로 코드, 핀 설정, 테스트 벤치Excess라는 Output을 wire로 연결해준 ... Serial (직렬) 로 표현되는 식을 만드는 것이다.(4) Serial I/O code converter(5) 74LS193A counter< 74LS193의 Datasheet ... Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 7주차

코드 분석(2) 핀 설정5. Mealy Machine for the Serial I/O code converter6.74LS193A counter참고 문헌전전설 교안 ... ynchrounous reset(5) Mealy Machine for the Serial I/O code converter(6) 74LS193A counter참고 문헌실험 목적이번 실험 ... 에는 Input과 Output이 모두 Serial (직렬) 로 표현되는 식을 만드는 것이다.(4) Serial I/O code converter(5) 74LS193A counter

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
인하대 컴퓨터구조론 과제3 mips multicycle verilog

. ALUControl.vALUControl 모듈에서는 main control에서 나온 ALUOp 코드와 function코드를 바탕으로 ALU 연산 동작을 결정한다. ALUOp와 function c ... , function code, immediate를 구하였다.명령어OPrsrtrdsafunctimmh8c03000035 (lw)03···0h8c04000135 (lw)04···1h8c ... 컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Multicycle 구현⑴ Vivado를 이용하여 MIPS의 Multicycle 모델이 어떻게 수행되는지 분석1. ALU

리포트 | 8페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then ... ~elsif~end if형식2. Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2. 전감산기

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)

them. First implement shift register, binary counter, BCD counter with verilog code and confirm the ... result with waveform simulation. And then, after implementing additional codes for board simulation ... .Ⅱ. Verilog Code Review with waveformIn D-FF in pic 1, module becomes activate when clock is positive

리포트 | 16페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15

다운로드 장바구니
뷰웍스 회로설계 합격 자소서

반도체 설계)-영상처리 알고리즘을 HDL 언어로 구현필요지식영상처리에 대한 이해Verilog/VHDL RTL coding 설계툴 활용 능력RTL 합성 및 Timing 분석 능력프로그래밍 언어 활용 능력 (C/C++ 등)

자기소개서 | 2페이지 | 3,000원 | 등록일 2021.02.18

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 3주차

Adder – 2 1bit Full Adder (Behavioral Modeling) + 1bit Full Adder (Gate Primitive Modeling)- code시뮬레이션 ... 결과4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling)code시뮬레이션 결과참고 문헌전전설 교안 ... Verilog HDL 실습 3주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

24장 결과보고서_FPGA를 활용한 스위치 인터페이스

1OFF0LED2OFF0ON1ON1SW2OFF0LED3OFF0ON1ON1SW3OFF0LED4OFF0ON1ON1c) 수정된 Verilog HDL 코드NOT(~) 을 이용하여 코드 ... 수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명2. a) 완성된 Verilog HDL 코드2_a 코드스위치ON/OFF논리값LEDON/OFF논리값S ... 된 Verilog HDL 코드8bit로 만들어서 코드 수정24장 FPGA를 활용한 스위치 인터페이스 실험 보고서실 험 일학 과학 번성 명3. a) ModelSim Simulation 파형

리포트 | 7페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

방법을 참고하여 구현할 것이다. D Latch의 schematic을 그려 모델링을 더 용이하게 할 수 있다. 마지막으로 testbench code를 작성하고 D Latch의 네 ... Structural modeling으로 구현하기 용이하다.3) Verilog Implementations(코드 실행)3.1) Behavioral modelingBehavioral ... ) TestbenchTestbench 코드는 위와 같이 구현하였다. D Latch의 input인 {EN, D}는 총 4가지의 경우가 가능하다. 따라서 00, 01, 10, 11 이 4가지 입력 경우를 만들

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 9주차 counter설계

tructural modeling을 이용하여 ripple counter를 쉽게 구현할 수 있다.3) Verilog Implementations(코드 실행)3.1) Fixing code위 ... ], out[2]가 입력됨을 알 수 있다.3.4) Testbench이번 실습의 Testbench code는 교수님께서 언급하신 대로 강의자료에 업로드 되어있는 v파일을 그대로 사용 ... 다. 마지막으로는 testbench 코드를 통해 Modelsim의 simulation을 이용하여 출력되는 wave를 확인하고, 구현한 두 counter가 정상적으로 작동하는지 확인

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

를 통해 0000, 0001, 0010, 0011…. 과 같이 들어가도록 설정해준다. 그 후 BCD코드가 들어가면 0011을 더해주어 Excess-3 code가 나오도록 한 회로이 ... /병렬출력 회로를 설계해보고 이를 이용해서 Serial-Input/Parallel-Output BCD to Excess-3 code Converter를 설계해 볼 것이다. 저번주 ... /Parallel-Output BCD to Excess-3 code Converter- 시뮬레이션Functional simulation- 시뮬레이션 결과 resetn이 0일 때는 출력 q

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
효율적인 HDL 디버깅을 위한 아키텍쳐 자동 생성 시스템 (Automatic Visual Architecture Generation System for Efficient HDL Debugging)

architecture implemented in Verilog HDL or VHDL codes. This software firstly elaborates HDL codes so as to ... 본 논문은 Verilog HDL이나 VHDL로 설계된 디지털 회로의 구조를 효율적으로 분석하고 디버깅 할 수 있는 ECAD 소프트웨어를 제안한다. 이 소프트웨어는 HDL 코드 ... (HDL codes, object tree, instance tree, SPD, waveform etc.) can be highlighted at the starting any

논문 | 7페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트

ounter- verilog 코드- testbench 코드- simulation 결과2) Johnson counter- verilog 코드- testbench 코드- s ... Verilog Basic, FPGA시프트 레지스터 카운터결과레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2. 실험 결과1) Ring c ... imulation 결과3. FPGA보드 사진1) Ring counter2) Johnson counter4. 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Ring counter

리포트 | 6페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

논리설계 및 실험 13 레포트 (베릴로그 HDL 4)

. 실험 내용 및 Verilog HDL 코드-> 4개의 코드를 위와 같이 구성할 것이다. (Top-module은 seg_test로 설정)① seg_dec 코드-> input 4bit ... Chapter 1. 실험 목적- 클락 분주(Clock Divider)와 지금까지 배운 verilog 기초 지식들을 바탕으로 초시계를 만들어 보자Chapter 2. 관련 이론1

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
인하대 컴퓨터구조론 과제 mips pipeline 설계

후, bit 수 별로 구분하여 Opcode, rs, rt, rd, sa, function code, immediate, target address를 구하였다.명령어 ... 컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Pipeline 구현⑴ Vivado를 이용하여 MIPS의 Pipeline 모델이 어떻게 수행되는지 분석1. ALU.VALU ... 에 1을 할당하고, 다르면 0을 할당한다.2. ALUControl.vALUControl 모듈에서는 ALUOp 코드와 FuncCode를 input으로 받아 ALUControl 신호

리포트 | 10페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기