"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 101-120 / 575건

Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

machine- verilog 코드- testbench 코드- simulation 결과2) Mealy machine- verilog 코드- testbench 코드- simulation 결과3 ... . FPGA보드 사진1) Moore machine2) Mealy machine4. 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
논리회로설계실험 10주차 up down counter설계

state값이 변하도록 코드를 구현하였다.3.3) TestbenchTestbench code의 input에는 Moore counter와 Mealy counter 둘 다 reg ... 8개의 state가 필요할 것이므로 3-bit의 state가 필요하고, output도 마찬가지로 3-bit가 필요할 것이다.3) Verilog Implementations(코드 ... 으로 구현한다. 강의내용에서 다룬 두가지 machine의 기본적인 modeling방식과 작동원리를 참고하여 설계할 것이다. 마지막으로 testbench 코드를 작성하여 Modelsim

리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

논리설계 및 실험 12 레포트 (베릴로그 HDL 3)

HDL 코드: D F/F, SR F/F, T F/F을 Verilog로 설계해 보자→ 실험에서 D F/F를 설계할 때 썼던 HDL은 다음과 같다.module DFF (c ... Chapter 1. 실험 목적- FlipFlop을 설계 해보고 클락 분주(Clock Divider)을 구성해본다.Chapter 2. 관련 이론1. 실험 내용 및 Verilog

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... 의 출력을 관찰할 때 10진수 형식으로 관찰하여 카운터의 동작을 쉽게 확인할 수 있었다.모듈 코드를 작성할 때에 reset을 비동기 입력이 아닌 동기 입력으로 clk가 상승 에지일

리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계

Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18

다운로드 장바구니
전가산기 설계 보고서

는 오류도 그만큼 줄일 수 있다.단점 : 1.단순히 진리표를 Verilog 코드로 표현한다고 해도,Schematic의 경우와 마찬가지로 진리표를 유도하는 과정은 필요하다.2.진리표 ... 단위 NOT, ‘&’는 비트 단위 AND 그리고 ‘|’는 비트단위 OR을 각각 나타낸다.장점 : 첫 번째 방법으로 작성한 Verilog 코드보다 확실히 길이가 준다.단점 ... . 진리표를 작성하거나 논리식을 세우는 과정이 없기 때문에 설계시간을 줄 일 수 있고, 오류가 발생할 확률도 낮출 수 있다.2. 디지털 신호의 비트 수가 증가해도 동일하게 동작할 경우 비트 수에 관계 없이 Verilog 코드의 양이 늘어나지 않는다는 것이다.

리포트 | 5페이지 | 2,000원 | 등록일 2020.11.20

다운로드 장바구니
FPGA기반 원전용 제어기 코드커버리지 개선 (Improving Code Coverage for the FPGA Based Nuclear Power Plant Controller)

the UVM testbench is easier than the verilog testbench for the analysis and improvement of code coverage. 한국전기전자학회 전기전자학회논문지 허형석, 오승록, 김규철 ... 하여 코드커버리지를 간편하게 향상 할 수 있음을 보였다. It takes a lot of time and needs the workloads to verify the RTL c ... to improve the code coverage. A test vector can be easily constructed in the UVM, since a c

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

6주차 예비 보고서 22장 VerilogHDL을 활용한 순차논리회로의 구현

와 다르게 CLK에 동기화되어 작동한다.1-2. 두가지의 차이점 비교를 위해 각각 Verilog 코드 작성하시오.(둘다 always 구문으로 작성하고, 지정받는 변수가 존재함.)변수 ... 선언Always 구문왼쪽처럼 각각 코드 두 줄 작성할 것.조합논리회로module combinational{input wire D,output reg Q};always@(posedge clk)beginQ

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
판매자 표지

Modesim Verilog Rising Edge Detector

Modelsim 에서 verilog 를 이용하여 Rising Edge를 검출하는 코드입니다.Rising_Edge_Detector.v 코드와tb_Rising_Edge ... _Detector.v 코드로 구성되어 있으며testbench 코드에서 원하는 input ( sequence_in ) value 만 조정하여서사용하면 됩니다.

리포트 | 3페이지 | 5,000원 | 등록일 2022.06.04

다운로드 장바구니
판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법 ... 을 위해 새로운 설계도를 하나 더 짠 후, 실제로 코드로 올려서 결과를 확인해보았다. 설계한 것은, NAND 게이트만 이용하여 OR 게이트를 이용하는 것이었다. 설계도는 다음과 같

리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 파일

서울과기대 전지전자기초실험(2) 디지털 도어락 설계 verilog 전체 파일입니다.Digcom V3.2 FPGA 사용하며, 코드에 적힌 대로 핀 할당하시면 바로 실행 가능합니다.

리포트 | 50,000원 | 등록일 2023.10.17 | 수정일 2024.01.21

다운로드 장바구니
충북대 디지털시스템설계 결과보고서1

-flow modeling에 대해서 배울 수 있었으며 simulation을 위한 Test bench에 대해서도 알아볼 수 있었다. 또한 코드를 작성하면서 verilog의 문법 ... 연산한 후 OR 연산한 값을 대입한다. 이러한 동작들은 always 문을 통해 A, B, Ci의 값에 변화가 발생할 때마다 반복적으로 동작하게 한다.Test bench 코드구동 ... , 20ns마다 반복됨을 알 수 있다.5. 비고 및 고찰이번 실험은 1-bit Full Adder를 verilog로 design 해보는 실험이었다. 프로그램 사용이 아직 미숙

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
[코드 복사가능, 학점A+] 전전설2 10.Term Project - 예비+결과+발표자료+성적인증 (서울시립대)

을 찾기 위하여 이전 실험에서 사용했던 LCD 출력 code와 일일이 대조하였다. 그 결과, line1 & line2를 출력하는 데에 할당된 시간을 늘리고 clk 1Hz에 연결된 것 ... 실험 목적1. Design a digital clock displayed on LCD in Verilog HDL.2. Improve your design skills by

리포트 | 8페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.09

다운로드 장바구니
판매자 표지

SK하이닉스 회로설계직 합격자소서

verilog HDL을 활용하여 차량 번호 조회, 차량 위치 찾기 6개의 기능이 있는 '무인 주차관리 시스템'을 설계한 경험이 있습니다. 팀원은 RTL code, 저는 검증을 위한 ... 프로젝트, 가스 모듈 프로젝트 등 8개의 프로젝트를 진행하며 PCB를 제작. PCB와 source code가 완성된 이후에는 30명의 인원을 모아 실험을 진행하며 데이터 수집 및

자기소개서 | 3페이지 | 3,000원 | 등록일 2024.02.11

다운로드 장바구니
기초전자회로실험 - Moore & Mealy Machine 예비레포트

를 생성하고 코드를 주입할 보드명을 선택한다.3) Design Sources 폴더에 vhd파일을 생성하고 설계할 모듈동작을 verilog코드로 작성(구현)하고 synthesis를 실행 ... ) Simulation Sources 폴더에 testbench파일을 만들어, 설계된 회로에 넣을 입력값이나 클록신호를 verilog코드로 작성한다. 그 다음 시뮬레이션을 실행 ... 한 기능이나 패턴을 가진 무어와 밀리 머신 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA의 실제동작

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
충북대 디지털시스템설계 결과보고서4

주에 배운 FSM이기 때문에 참고하여 작성할 수 있었다. datapath와 control unit을 만들어 이를 verilog 코드로 구현하는 것이 좀 어려웠던 것 같다. 그래도 처음 실습 때에 비해 verilog 문법과 코드 작성에 비교적 익숙해진 것 같다. ... Summation of n down to 1을 verilog를 통해 설계한다.(2) Simulation을 통해 결과를 확인한다.3. 실험 내용FSMCurrent StateNext State(i ... . datapath에 사용된 서브 모듈 Mux, Register, Add, TriState_Buffer들의 코드들은 다음과 같다.control unitcontrol unit

리포트 | 4페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

24장 예비보고서_FPGA를 활용한 스위치 인터페이스

를 쭉 유지하게 된다.2. 아래 그림의 엣지 검출 타이밍도를 verilog로 작성할때 아래의 파란 부분의 코드를 완성하시오.module test (input MCLK,input

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07 | 수정일 2025.06.09

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 3주차

던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기 때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움 ... Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... Modeling)6. 토의7. 결론8. 참고 문헌1. 실험 목적- Xilinx ISE 프로그램의 Verilog를 이용하여 로직 게이트를 설계하고 프로그래밍 해본다.2. 배경 이론2

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... ) 교안의 1:4 Demux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(5) 모든 실습에 대하여 Verilog HDL 코딩 ... odeTestbench(6) 다음 코드를 보고 회로 분석을 수행하시오.(7) 다음 코드를 보고 회로 분석을 수행하시오.- input은 A, B이고 output은 Q이며 S는 selection

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

.=> VERILOG CODE부연설명 : 시뮬레이션을 위해 작성한 베릴로그 텍스트에서도 두 개의 변수가 동시에1이 되는 경우는 없게끔 코드를 작성하였다. (물론 제대로 짯는지 확인해보기위해서 의도 ... 부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그 ... → …=> MODULE=> VERILOG CODE=>SIMULATION(case1) 아래에 보면 down을 통해서 0=>255로 가는과정을 확인하였다.case2)load enable의 유지시간

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기