"verilog코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 엘리베이터 verilog 게임 FPGA verilog verilog 시계 FPGA adder

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog코드" 검색결과 381-400 / 575건

실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

를 Behavioral Modeling으로 설계하였다. >< Testbench code를 작성하여 Simulation을 할 수 있는 조건을 만들어주었다. >Functional Simulation ... gate로 이루어진 1-bit Full adder를 설계하여 보았다. Testbench code를 작성하고 Functional simulation과 Timing simulation ... 할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
실험2 제10주 Lab08 Post Counter & 7Segment & Piezo

은 Prelab과 Postlab을 서로 다르게 구현하였기 때문에 각 code에서 확인할 수 있다.5. Reference Hyperlink http://club.uos.ac.kr - 제 10주차 강의교안 ... SegmentVerilog Code 2 >< 4-bit Up Counter With 7 SegmentVerilog Code 3 >< Pin number >< Verilog TextFicture ... of Lab 2 (7 Segment With Piezo)< 7 Segment With Piezo Verilog Code 1 >< 7 Segment With Piezo

리포트 | 12페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Post

으로 출력한다.Input S가 11일 경우 A의 최상위 bit를 Output으로 출력한다.따라서 4 * 1 Mux가 제대로 동작함을 확인할 수 있다.코드를 넣고 하드웨어로 동작을 확인 ... 한 함수를 만들 수 있다면 변수만 다른 코드를 Copy & Paste할 필요 없이, 함수를 호출하고 함수의 Return Value만 사용하면 되므로 코드를 훨씬 간소화할 수 있 ... 다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
FPGA 디지털 시스템 설계 : 신호등 제어기 설계

다. 또, 코드를 살펴볼 때 알아보기 쉬울 것이다.4. Verilog code//trafficlight.vmodule trafficlight(clk, rst, x, hwy, fwy ... tate를 결정하는 if문 안에 출력값을 적지 않고, 그 밖에다 출력에 대한 코드를 작성하였다. 리셋 신호는 always@()에 negedge rst를 적었기 때문 ... 는데, 어떤 값들에 문자를 지정하여 쓰기 때문에, 실제 코드를 작성하는데 있어 없어도 되지만, parameter의 값을 바꿀 경우 코드 내에 전체적으로 바꾼 결과가 적용되는 장점이 있

리포트 | 2페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
MIPS Processor multi cycle(verilog)

추가2. Verilog 소스코드(※ ori, bne를 추가한 코드)/*------------------------------------------------------------- ... - Verilog HDL 언어의 습득- Xilinx ISE Webpack Tool(혹은 Altera Quartus Tool)의 사용법 습득- FPGA 환경에서의 디지털 로직 설계 개념 이해 ... Altera Quartus)을 이용하여 Verilog HDL 언어로 sMIPS를 완성한다. 그리고 기능 레벨 시뮬레이션(Behavioral Simulation)을 수행하여 원

리포트 | 23페이지 | 1,500원 | 등록일 2009.07.31

다운로드 장바구니
Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

. 과정실험 전에 미리 CPU module을 제시한 interface에 맞추어 Verilog로 작성한다. 그리고 테스트를 위한 TSC assembly code를 작성하고, 위의 code ... .v" consists of "define" statements for// the opcodes and function codes for all instructions ... . 내용TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.datapath

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
FPGA 디지털 시스템 설계 : 16:1 Mux 및 Hex to 7 segment 설계

에서는 주기적인 클럭을 생성시키는 용도로 사용하였다.8. Verilog code//mux16x1.vmodule mux_16x1(i0,i1,i2,i3,i4,i5,i6,i7,i8,i9 ... 하였다.2. 16-to-1 Multiplexer testbench code 작성Testbench의 출력 신호는 결과값을 보기 위한 용도이기 때문에 wire를 사용하였고, 다른 입력 신호 ... Segment Decoder는 Binary coded decimal로 된 10진수를 7 segment에 똑같이 나타나도록 변환시키는 역할을 한다. 입력 신호를 10진수뿐만 아니

리포트 | 4페이지 | 1,000원 | 등록일 2012.06.18

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

고 이를 코드로 구현하는 실험이었으며 verilog를 사용하는데 있어서 문제점과 주의점을 상기하고 깨닫을 수 있는 실험이었다.Ⅵ. 참고문헌 (reference)1)순차회로(래치 등 ... Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 순차회로를 이해하고 순차회로 중 플립플롭 회로에 대해 이해한다.2. 배경 지식(Essential ... . 토론 (Discussion)가. SIPO 모델링왼쪽 사진은 sipo를 이용하여 입력을 가하는 코드이다. Sipo 코드에서 clk는 positive edge에서만 반응

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
verilog를 이용한 FLD 설계와 Quartus 시뮬레이션

가 이전 Binary와 현재 Gray code와의 XOR이라는 점이다.위 표를 Verilog code로 간단히 나타내면 다음과 같다.module gray_binary_converter ... 에서 카운트가 하나씩 증가함을 볼 수 있다.4) Binary to Gray converter- Binary를 Gray code 로 변환하는 공식은 다음과 같이 XOR을 가지고 나타낼 수 ... 있다. (Gray code를 output을 나타내는 out[], Binary code를 입력을 나타내는 in[]으로 나타낸다.)Gray codeBinary codeout[15]in

리포트 | 11페이지 | 1,000원 | 등록일 2006.09.29

다운로드 장바구니
SEQUENTIAL LOGIC DESIGN USING VERILOG

assignment are;to understand and use different options available in Verilog HDLto describe sequential logic

리포트 | 9페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
2016년 하반기 LG전자 합격 자기소개서

손해를 미치는 과정으로 꼼꼼함이 동반 되어야합니다. 디지털 논리 과목의 Smart 신호등 설계 중 verilog 코딩이 잘못되어 수차례 오류가 나서 코딩을 잘하지 못하는 저는 포기 ... 하고자 했습니다. 하지만 맡은 일에 열정을 가지고 끈질기게 직접 코드 책을 공부하고 수차례 시뮬레이션 한 결과, 어려운 프로젝트를 완벽하게 구현했습니다.입사 후, 지속적으로 쌓아온

자기소개서 | 2페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2016.12.06

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험13) 시프트 레지스터와 카운터의 설계

) 카운터를 리셋 시키기 위한 Verilog HDL 구문을 들고 설명하라.? 코드? 시뮬레이션5《 실험13 결과 보고서 》조제출일학과/학년학번이름실험 (1)? 이론 (1 ... 《 실험13 예비 보고서 》조제출일학과/학년학번이름2) , , 그리고 에서 코드가 빠진 부분을 채워라.① 시프트 레지스터(Shift register)? 코드? 시뮬레이션5② Up ... -down 카운터? 코드? 시뮬레이션5③ BCD (Binary-Coded Decimal) 카운터? 코드? 시뮬레이션5④ 모듈로-N (Modulo-N) 카운터? 코드? 시뮬레이션53

리포트 | 9페이지 | 2,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
결과보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA.hwp

, do simulation and check the operation of the 4-bit adder using “ModelSim”.위에서 작성한 test bench code에서 s ... 으로 예상된다. 아래 5 - 4)에서 조금 더 자세하게 언급하기로 하겠다.4. Source code & Comment위에서 나타낸 test bench의 source code에서 각각 ... 의 code 다음에 comment를 적어 설명하도록 하겠다.`timescale 1ns / 1ps// 1ns의 시간과 지연의 측정 단위로 나타내며, 시뮬레이션 동안 1ps 단위로 반

리포트 | 9페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
VerilogHDL 가산기 정의와 카르노맵, 논리회로, TB 시물레이션,파형분석과 고찰

로 줄이고 회로를 XOR 형식으로 바꾸면 아래와 같이 나온다.VerilogHDL Coding Examples[1] 1bit full Adder Module & TB1. 코드소스2 ... 하고 결과값을 확인하였다.[2] 4bit full Adder Module & TB1. 코드소스2. Simulation3. 파형분석과 고찰전가산기(Full Adder)는 3 개의 입력 ... 면 carry_out이 상승하는 것을 알 수 있다.설계와 테스트벤치는 Verilog 언어를 이용하여 모델링 되었으며, 시뮬레이션으로 논리동작을 검증하고 결과 파형을 분석하여 설계

리포트 | 13페이지 | 1,500원 | 등록일 2015.05.08

다운로드 장바구니
연세대학교 디지털논리 김재석교수님 프로젝트

Verilog source codes1.Conclusions&comments2.Verilog source codes of Mealy style state diagram3.Verilog s ... 고(노란불의 5초 딜레이현상), 모든 output 경우에 대해 state를 만들어야하는 Moore style 보다 state의 개수가 적다.2.Verilog source codes ... ource codes of Moore style state diagramA. Mealy style1.Specification of STLC design(1)Local road에 차

리포트 | 33페이지 | 3,000원 | 등록일 2012.09.17 | 수정일 2014.05.15

다운로드 장바구니
verilog 설계파일에 의존한 테스트벤치 변수 초기화 파일 생성 프로그램 소스

Verilog 1995와2001 포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 verilog 테스트 벤치 코드로 변환 해주는프로그램.

리포트 | 5,000원 | 등록일 2012.12.20

다운로드 장바구니
[Flowrian] One-to-Ten Decoder (TTL 7442) 회로의 Verilog 설계 및 검증

1. One- to- Ten Decoder (TTL 7442)회로의 Verilog 설계 및 검증동작 사양- TTL 7442 회로는 4 비트의 BCD 값을 입력 받아 그 값에 해당 ... 되는 단자에 ‘0’ 값을 출력한다. - 입력단자와 출력단자 간의 관계를 진리표로 나타내면 아래 표와 같다.코드 파일은 모듈 이름과 확장자 '.v' 를 결합하여 'TTL7442.v' 라고 명명한다.

리포트 | 10페이지 | 1,000원 | 등록일 2014.04.09

다운로드 장바구니
Combination Logic Circuit Design

-input, multiple-output logic circuit that converts coded inputs into coded outputs, where the input ... and output codes are different. n-to-2n, binary-coded decimal decoders. Enable inputs must be on ... for the decoder to function, otherwise its outputs assume a single "disabled" output code word

리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
전전컴실험Ⅱ 06반 제11주 Lab#09 [Text-LCD] 예비 레포트

해 준다.State에 해당하는 case를 하나씩 출력하는 방식으로 code를 짠다면, case에 해당하는 text를 한 글자씩 출력함으로써 원하는 글자가 LCD에 나타날 것이다.1 ... ) >이번 실험은 text LCD를 VERILOG CODE를 통해 구현하는 실험이다. DDRAM, CGRAM의 Address를 입력하면, CGROM에 저장되어 있는 다양한 text

리포트 | 10페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
베릴로그 테스트벤치 생성 프로그램

Verilog 2001 포트 목록으로 선언된 설계 소스 코드을읽어 들여서 verilog 테스트 벤치 코드로 변환 해주는프로그램.

리포트 | 4,000원 | 등록일 2012.12.18

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기