충북대 디지털시스템설계 결과보고서5
- 최초 등록일
- 2022.02.12
- 최종 저작일
- 2020.11
- 8페이지/
한컴오피스
- 가격 1,500원
소개글
"충북대 디지털시스템설계 결과보고서5"에 대한 내용입니다.
목차
1. 실험 제목
2. 실험목표
3. 실험 내용
(1) LED Controller
(2) FND Timer
4. 결과
(1) LED Controller
(2) FND Timer
5. 비고 및 고찰
본문내용
1. 실험 제목
LED Controller Design
FPGA 7-Segment 구동 Design
2. 실험목표
(1) LED Controller를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.
(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.
<중 략>
input은 외부에서 FPGA에 기본으로 입력되는 Clock인 clock_12MHz, RESET, Mode를 선택할 수 있는 Mode_Switch, LED 제어에 필요한 KEY를 설정하고 output은 LED를 설정한다. LED 제어 모듈을 구동시키기 위한 Clock은 24MHz이므로 clock_12MHz를 PLL24X2라는 IP에 입력시켜 clock_24MHz로 변환시킨다. 그리고 서브 모듈인 LED 제어 모듈을 불러온다.
<중 략>
input, output은 Top module의 것과 동일하다. Top module에서 입력받은 24MHz Clock으로 0부터 24M를 세는 1 sec counter를 설계하고 이를 이용하여 1 sec마다 LED를 제어한다. 0일 때 LED가 켜지고, 1일 때 꺼지므로 case문을 통해 1 sec마다 8개의 LED가 1개씩 순서대로 켜지도록 하였다. 마지막 assign문으로 LED의 출력을 결정하는데 Mode_Switch가 0이면 위에서 설정한대로 동작하고 1이면 KEY [8:0] 입력을 통해 결정된다.
참고 자료
없음
