[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

소개글

2021년도 2학기에 진행한 전자전기컴퓨터설계실험2 Lab-08 Peripherals 결과레포트입니다. (최종 A+)

simul만 진행한 19~20년도와 달리 ★대면★으로 진행했기에 각 실험 별 아래 5가지 내용 모두 포함되어 있습니다.
1. Souce code
2. Testbench code
3. UCF file (핀 할당)
4. Simulation 결과 사진
5. 장비 동작 사진

목차

1. Introduction
2. Materials and Methods
3. Result
4. Discussion
5. Conclusion
6. Reference

본문내용

4. Discussion
- [실습 1]은 0부터 15까지(10~15는 각각 A, b, c, d, E, F로 표시)의 숫자를 FND에 표시하는 로직이다. 코드에서 c는 0부터 15까지의 숫자를 의미하고 clock이 한 주기가 인가될 때마다 c+1이 되어서 up counter로 동작한다. 장비 동작 확인 과정에서 single FND에 0~15까지(10~15는 각각 A, b, c, d, E, F로 표시) 차례로 count되는 up counter의 모습을 보였으며 reset 버튼을 누르면 다시 1부터 올라가게 된다.
- [실습 2]는 Piezo 로직으로, 도레미파솔라시도의 음계를 확인할 수 있다. 코드에서 buff가 positive clock일 때마다 ~buff(0에서 1로, 1에서 0으로)로 동작하고, 이는 아주 짧은 pulse 신호를 내는 것이다(음파 생성). 이 음파의 주파수를 원하는 대로 각각 할당해줌으로써 도레미파솔라시도의 음계를 생성해낼 수 있다. cnt_sound는 특정 주기에 도달할 때까지 1을 계속 더해 주다가 도달하면 buff가 바뀌게 되므로 원하는 만큼의 주기를 가진 음파를 만들어낼 수 있다. 따라서 도레미파솔라시도 각각의 주기를 계산해서 코딩을 진행하였다. 장비 동작 확인 과정에서 Button SW1~8 각각의 버튼을 눌렀을 때, Piezo에서 도레미파솔라시도 각각에 해당하는 소리를 내는 것을 확인할 수 있었고, 스마트폰에서 tuner 앱을 다운받아서 주파수를 확인한 결과도 각 음계와 맞아 떨어졌다.
- [실습 3]은 Bus SW로 BCD 입력을 넣어서 single FND에 출력으로 띄워 확인하는 로직이다. 0부터 9까지의 숫자 각각의 FND에 들어갈 코드를 인가해 주었다. 장비 동작 확인 과정에서 Bus SW5~8를 사용하여 입력(0000~1001)을 주면 그에 해당하는 숫자(0~9)가 FND에 출력되는 것을 확인할 수 있다.

참고 자료

서울시립대학교 전자전기컴퓨터설계실험2 실험 교안
M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to the Verilog HDL.
한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.
㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법