"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,041-1,060 / 2,110건

일반물리학실험 - 오실로스코프 예비레포트

에서는 68Hz의 신호가 출력되고 있음을 알 수 있다.(6) O. F LED : 과도입력주파수 지시램프이다. 본 실험에서는 GATE의 LED가 점멸하는 상태를 유지한다.(7 ... 을 얻을 수 있다.(9) COUNT IN : 외부의 카운트 신호를 받아들일 때의 입력단자이다. 본 실험에서는 사용하지 않는다.(10) SYNC OUT : 디지털 로직회로를 검사 할 때 ... 일반물리학 실험 2 (예비 report)오실로스코프학과학번성명실험조지도교수제출일1.목 적오실로스코프의 사용법을 숙지하고 리사쥬도형을 만들어본다.[※독일의 K.F.브라운이 1897

리포트 | 6페이지 | 1,000원 | 등록일 2017.09.24

다운로드 장바구니
아주대 논회실 실험8 예비보고서

Counter ? 비동기식 CounterBAA'B' (0)AB' (1)A'B (2)AB (3)0*************0010110001디코더 역할을 하는 AND GATE실험방법: 회로도 ... 의 출력 A를 뒷단의 입력으로 입력해주고, 두 플립플롭의 출력 4개를 AND gate에 통과시켜 다이오드로 확인해보면 0과 1, 2를 카운팅 하는 회로 인 것을 알 수 있다. 특징 ... 1. 실험목적카운터의 동작원리와 특성을 이해 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환

리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

1011:Set1111xx0Q(t-1)실험 2 D F/F(Gate 이용)- R-S F/F의 변형- 입력값이 출력값이 된다.DCQ(t)010111x0Q(t-1)실험 3 D F/F(IC이용 ... )- 실험2와 동일DCQ(t)010111x0Q(t-1)실험 4 J-K F/F(Gate 이용)- J와 K가 1이면 출력이 이전값의 보수JKCQ(t)001Q(t-1)0110:Reset ... 실험6. 예비보고서실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) XOR, MUX Layout Simulation 결과 보고서

VLSI 설계 및 프로젝트 실습 REPORTXOR, MUX Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 XOR회로와 MUX회로 ... 다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용한 Layout 생성 ... ④ Layout을 추출하여 기생 소자 추출⑤ Layout을 추출하여 얻은 NETLIST를 HSPICE로 시뮬레이션⑥ 두 시뮬레이션의 결과 비교3. 회로 설계 방법이번 실험에서는 총

리포트 | 21페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
[결과]실험3. 가산기 & 감산기

이 어떻게 되는지 알아보았다. 실험4에서는 전감산기를 반감산기 2개와 OR gate를 이용해 구성해보고 입력 값에 따른 출력 값이 어떻게 되는지 확인해보았다.반가산기와 반감산기의 회로 ... 3. 가산기 & 감산기1. 실험과정 및 결과?실험1. 반가산기INPUTOUTPUTABSC*************101- 이번 실험은 XOR gate와 AND gate를 이용 ... 하여 반가산기를 구성해보고 A와 B의 입력 값에 따른 출력 값 S와 C를 알아보는 실험이었다. AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0

리포트 | 6페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험2 제02주 Lab01 Post Logic Circuit(XOR,OR,AND,FA,HA)

하고 TTL, ASIC, FPGA 등의 소자를 이용하여 여러 가지 다양한 논리 회로(OR gate, XOR gate, 반가산기, 전가산기)를 구현할 수 있다. 이 때, Signal ... 와 Sum LED 모두 불이 On 됨을 확인 할 수 있었다.3. DiscussionLab 1의 실험 결과를 종합하여 확인한 결과, OR gate는 두 Input에 대하여 기본 사칙연산 ... 었다. Lab각해보면 결과를 반전시켜주는 NOT gate를 이용하여 XNOR를 만들어주면 Equivalent Circuit을 만드는 것은 쉬운 일일 것이다. Lab 3의 실험 결과를 종합

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 예비

논리회로 실험 예비보고서실험3. 가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다.-반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용 ... 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용 하여 회로를 구성하고 각각의 모든 입력조합에서 올바른 결과 값을 얻을 수 있는지 확인하여 본다.실험2 ... 하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2. 실험 이론(1) 가산기 : 가장 기본적인 연산이 2진 연산을 기본으로 한다. 각 자리

리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
전전컴설계실험2-4주차예비

김민혁 조교님수업날짜2013.9.23-4주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and ... Methods)-실험 도구 및 재료-실험 절차와 방법실험결과(Result)-측정 결과의 도식적 표현-측정 결과의 설명참고문헌(References)1.Introduction.(1 ... )Purpose of this LabXilinx ISE Design Suite S/W를 사용하여 기본 GATE와 ,Half_Adder, Full_Adder를 Schematic을 사용

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
[결과]실험5. Decoder & Encoder & 실험6. Latch & Flip-Flop

라고도 한다.2. 고찰이번 실험을 통해 Decoder와 Encoder를 logic gate로 구성해 보아 구조와 동작원리에 대해 알 수 있었고 Flip-Flop의 회로와 입력 값에 따른 ... gate를 사용하여 2x4 decoder를 만들고 입출력 결과를 관찰하는 실험이었다. 2비트의 2진수 코드를 4개의 다른 정보 값으로 변환해주는 2x4 decoder이므로 2개의 입력 ... 이므로 그것을 2진수코드로 변환시켜줬을 때는 위 진리표 출력같이 코드를 얻게 되었다.?실험6-1. D Flip-Flop실험6-1에서는 NAND Gate와 NOT Gate를 이용

리포트 | 7페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험9결과 DAC&ADC

[실험9] DAC & ADC1. 실험 결과실험 1) DACBCD counter역할을 하는 7490과 두 hex inverting gate인 7404와 7405를 사용하여 0 ... 부터 9까지의 10진 숫자를 Clock signal에 맞추어 2진법으로 바꾼 후 이를 전압 차이로 바꿔주는 Digital to Analog 회로를 구성하였다.실험 2) ADC실험 1 ... 실험) ADCLadder type의 ADC회로이다. 입력단자 시작부와 마지막 저항을 R/2를 연결하고, 각 R 단계마다 OP amp를 연결하여 Digital 신호를 분류해낸다

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
9주차 register and shift register

실험목적- Register와 shift register, ring counter을 이해하고, 특성을 실험으로 익힌다.실험과정1. Register의 회로를 구현하기 위해 ... Quatrus ll를 이용하여 회로를 구현한 후 ModelSim 값과 보드에서의 동작을 확인 한다.1) 회로도사진위의 사진은 Register의 회로도를 나타낸 그림이다. 이 사진 ... 을 가지기 때문에 flipflop 4개와 다른 기능을 할 수 있게 만드는 gate로 구성되어 있다는 것을 추측할 수 있다.Register의 입력에서 en은 각각의 flipflop

리포트 | 12페이지 | 1,000원 | 등록일 2014.10.12

다운로드 장바구니
설계07. 전기기기 제어용 발진회로 설계 (결과레포트)

은 제어용 발진회로를 구현하는 것이다. 이 실험에서는 비안정 발진회로 두 개를 쓰며 각각 200us, 25us 주기가 나오도록 설계하고, 그 출력들을 7408 and gate로 입력 ... . 설계결과2-1. 단안정 동작2-1-1. 회로구성2-1-2. 실험결과-단안정 동작모습-R _{A}와C _{1} 값의 차이에 따른 동작 시간 변화1MΩ , 10uF470kΩ , 10 ... 동안에는 아무리 트리거 신호를 주어도 정해진 시간이 늘어나거나 줄어들지 않는다. 이것이 바로 단안정 동작원리의 핵심이다. 또한 이번 실험의 회로에서 1MΩ과 10uF의 위치에 있

리포트 | 7페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
접합FET, 절연게이트 FET, 사이리스터의 특성실험

전자회로 실험 보고서(7조)실험번호실험항목2접합 FET의 특성 실험절연 게이트 FET의 특성 실험사이리스터의 특성 실험실험일자제출일자실험조원차 례보고서 (요약)··· 2실험4 ... 동작 원리이해.실험6SCR?TRAIC의 동작특성 이해 및 응용 회로의 동작상태 파악.□ 실험결과실험4V _{GS} 의 값이 낮아질 때,I _{D} 값은 낮은 값에서포화되고,V ... 한다. 0일 때는 중간쯤에 있다.실험6SCR의 도통이나 차단에 필요한 조건을 발견하고이를 이용한 반파 위상제어 회로를 시험하였다. (완료)□ 기타사항실험 ④? 실험에서는V _{DS}가 0

리포트 | 22페이지 | 3,000원 | 등록일 2015.05.01

다운로드 장바구니
[디지털회로실험] 중간 프로젝트(Mid-Term Project) 가위바위보 게임 제작

《 디지털 회로 실험 》Mid-Term Project 최종 보고서? 가위바위보 게임 제작 ?조제출일학과/학년학번이름2014. 04. 22◎ 목차■ 설계 specification ... 및 제한 사항■ 쿼터스 회로 설계 및 시뮬레이션 확인■ 브레드 보드 제작■ 사용 부품 리스트 및 가격 책정■ 보완점■ 설계 specification 및 제한 사항? 반드시 3개 ... 기능 등) 추가할 것.? 가격 제한 13,000원 이하.? 회로 내에 오실레이터 발진기 반드시 사용할 것(function generator의 클럭 이용 못 함).■ 쿼터스 회로 설계

리포트 | 11페이지 | 4,000원 | 등록일 2014.10.21

다운로드 장바구니
아주대 논회실 실험3 예비보고서.hwp

- 두 개의 반감산기와 OR gate(IC 7432) 사용4. 실험과정 및 예상 결과이번실험은, data sheet에 맞게 회로를 연결하여 반가산기, 전가산기, 반감산기, 전감산기 ... 1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리 ... equation에서 ?는 XOR게이트를 뜻한다.3. 실험부품 및 주의사항반가산기 구성- XOR(IC 7486) gate 와 AND(IC 7408) gate 이용전가산지 구성- 두 개

리포트 | 3페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
FPGA 트레이닝키트 사용 (결과보고서)

는 소자이다.출처> 위키백과, 우리 모두의 백과사전원하는 기능을 하는 회로를 설계한 이후 기기를 통해 실제로 구동을 해보는 것이 이번 실험의 목적이다.2. Design-Describe ... .3. Conclusion이번 실험은 이전까지 했던 코딩을 통하여 회로를 설계하고 이렇게 설계한 회로와 testbench 코드를 통하여 미리 입력값을 주어 시뮬레이션을 하였을 때 ... 한 회로이더라도 실제로 하드웨어상으로 구동을 하여 컨트롤 할 수 있다는 것을 제시해주고 있다.4. Evaluation이번 실험은 크게 본다면 크게 어려운 개념은 아니었다. 하지만 처음

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
Lab#08 Application Design1

레이그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.다. Precaution5) 실험회로를 꾸밀 때에는 장비의 전원을 OFF한다6) 회로를 완성한 후, 회로 ... 7-segment와 Piezo의 특성을 이해하고, 이를 통하여 응용회로를 작성한다.나. Essential Backgrounds1)표시문자7-세그먼트 모양캐소드공통형표시문자7 ... & Method가. Materials-FPGA(Filed Programmable Gate Array)-XC3S200-Xilinx ISE.-ISim (simulator)-XST

리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
아주대 논회실 실험6 예비보고서.hwp

으로 써 Q'의 값을 출력할 것이다. 그리고 S=1, R=1일 때는 불안정한 상태이므로 입력하지 않을 것이다.2) 두 번째 실험, Latch with Enable(Gate 이용)회로 ... 다.4) 네 번째 실험, Latch with Enable (Gate 이용)회로처럼 구성하고, 예상결과를 예상해보면, Enable값을 갖는 래치로 볼 수 있는데, 여기서 C ... 1. 실험목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험이론1) Latch래치란 순차회로에서 한 비트의 정보를 저장하는 구성요소로써 입력 값 S

리포트 | 4페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
[아주대] 논리회로실험 5장 결과(Decoder & Encoder)

개의 출력만이 L로 나오고 나머지는 High으로 나온다는 것을 알 수 있었다.< 실험 3 >회로도실험3에서는 encoder를 logic gate인 inverter와 NAND ... The Resulting ReportExperiment 5 ? Decoder & EncoderOBJECTIVES실험을 통해 decoder와 encoder를 logic gate ... 었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.회로도< 실험 1 >사진번호

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[아주대] 논리회로실험 6장 결과(Latch & Flip-Flop)

>INPUT해 주면 오차가 많이 발생할 수 있었기 때문이었다.< 실험 2 , 실험 3 >< 실험 2 > 회로도< 실험 3 > 회로도실험2와 실험3에서는 logic gate들을 이용해서 구성 ... -flop회로와 실제 flip-flop소자를 비교할 수 있었다. 실험을 할 때 모든 실험에서 공급전류원은 5V DC 전압의 일정한 전압을 사용했었다.실험 1에서는 NAND gate ... 4와 실험5에서는 logic gate로 구성한 J-K flip-flop회로와 실제 J-K flip-flop소자의 입출력 결과를 관찰하고 비교하였다. 실험4에서는 J-K flip

리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기