"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 961-980 / 2,110건

전전컴설계실험2-2주차결과

로 구성되어 있다.(3)Hypothesis of this Lab & Basis of the assumption이번 실험은 TTL시리즈를 이용하여 디지털회로의 Gate를 구현하는 것이 ... 1.-OR Gate 실습회로-(2) Procedure of the Lab 2.실험에서 XOR Gate는 TTL 7486으로 구현되므로 A,B와 Y단자는 TTL 7486의 입출력 핀 ... 하여 각각의 경우에 LED 불이 들어오는지를 실험하여 기록한다.-XOR Gate 실습회로-(3) Procedure of the Lab 3.반가산기를 구현할 때는 앞선 두개의 실험

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
아주대학교 논리회로실험 설계 에비보고서

[설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드 ... 를 받으면 현재 상태에서 99999까지 남은 숫자를 down-counting으로 전환한다.- 동작 중 key0 신호를 받으면 현재 상태에서 정지한다.2. Part별 설계 회로 분석 ... [Switch Part] : Start/Stop 버튼오른쪽의 회로에서 각각의 두 버튼에 JK플립플롭을 사용하였다. JK플립플롭은 SR플립플롭에서 정의되지 않은 S와R이 ‘11’상황

리포트 | 6페이지 | 1,500원 | 등록일 2016.06.16

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차예비

하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx ... 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 12일학 번 : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of ... 를 취하기 위해선 해당 수의 1의 보수를 취해주고 1을 더 해주면 된다.나. Combinational Logic정해진 input이 들어오면 정해진 output이 나오는 회로

리포트 | 16페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1 ... "이 나오는 회로를 말한다. AND gate의 진리표와 기호는 다음과 같다.2)OR gate2개 이상의 입력 단자와 1개의 출력 단자를 가지며, 적어도 1개의 입력 단자에 입력 1이 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
06-전자회로실험-예비보고서1

전자 회로 실험 예비보고서 #5실험 5. MOSFET 기본 특성1. 실험 목표MOSFET 소자의 기본적인 동작 원리를 이해할 수 있다.MOSFET 소자의 전류 - 전압 특성 ... 과 동작 영역을 실험을 통해 이해할 수 있다.2. 예비 이론(1) MOSFET의 구조① 구조와 단면도 : MOSFET은 Metal Oxide Semiconductor Field ... : NMOS의 단면도]② 동작 원리 : NMOS는 source와 drain이 전자가 많은 n형 기판으로 되어있다. source와 drain 사이에 전류가 흐르기 위해서 gate

리포트 | 10페이지 | 2,000원 | 등록일 2015.12.24 | 수정일 2015.12.26

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

.실험에 필요한 배경 지식1-bit Full SubtractorSubtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. Combinational Logic DesignArithmetic Logic and Comparator실험 날짜2016 ... . 10. 10학번이름Professor조교실험 소개실험 목적연산을 이용한 Half-Adder, Full-Adder, 4-bit Full-Adder, Subtractor를 설계해본다

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
24과 전류원 및 전류미러회로 결과

실험 제목: 전류원 및 전류 미러 회로조: 4 이름: 이윤철 학번: 2010709295요약문- 전류원과 전류 미러 회로에서 DC 전압을 계산하고 측정한다. 전류원은 BJT ... .6Kohm으로 바꾸어서 순서를 진행하여라.IXVB1VC2IxIRL0.93mA0.638V5.943V0.93mA1.12mA실험4. 복수의 전류 미러a. 회로에서 전류미러의 전류를 계산 ... 가 전자회로 시간에 배운 전류미러의 개념을 실험을 통해서 맞다는 것을 확인할 수 있었다.■ 고찰- 다중 전류 미러 실험에서 마지막단이 우리가 원하는 전류의 값이 나오지 않았다. 그

리포트 | 4페이지 | 1,500원 | 등록일 2015.10.26 | 수정일 2016.08.09

다운로드 장바구니
디지털실험 설계3 예비 positive edge triggered master-slave D flip flip의 설계

(2)D Latch와 D Flip-flop, gate D Latch, D Flip-flop의 구성실험 9에서 이미 경험해 보았던 D latch와 D flip-flop은 단일입력(D ... 유011무불 변1유10과정 순서대로 살펴보도록 하자. 먼저 이전 실험에서 배운 SR latch이다.이것을 이용하여 gate d latch를 만든다. 게이트 입력 g는 소자의 동작 ... 상태에서 d값이 바뀌어도 동작한다. 설계 목적을 이루기 위해서는 한번의 과정을 더 거친다.마지막으로 최종 결과물이다. 실험할 회로와 시뮬레이션 결과를 보도록 하자.이전 과정에서 만들

리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
일반물리학실험 오실로스코프 레포트

음을 알 수 있다.⑤ O. F LED : 과도입력주파수 지시램프이므로 본 실험에서는 GATE의 LED가 점멸하는 상태를 유지한다.⑥ FREQUENCY DIAL : ③의 선택 ... 를 받아들일 때의 입력단자로서 본 실험에서는 사용하지 않는다.⑨ SYNC OUT : 디지털 로직회로 검사시 신호출력단자로서 본 실험에서는 사용하지 않는다.⑩ OUT PUT ... 되고 있는데 출력파형을 다양한 색상으로 표현할 수 있다.본 실험에서는 아날로그 오실로스코프를 사용한다. 음극에서 가열되어 튀어나온 열전자는 가속 전극을 따라 운동에너지를 얻어 직진

리포트 | 9페이지 | 1,000원 | 등록일 2018.09.30

다운로드 장바구니
Verilog HDL

of this Lab나. Studies from this Lab6. Reference (참고문헌)< 초록 (Abstract) >이 실험에서는 먼저 HDL을 이용하여 기본적인 gate ... 은 논리 회로를 설계하더라도 다른 방법이 있음을 알 수 있었고 각각의 장단점이 있음을 확인할 수 있었다. 또한 처음엔 HDL으로 설계하는 것이 어려웠으나 실험을 진행하면서 어떤 식 ... . Introduction (실험에 대한 소개)가. Purpose of this Lab나. Essential Backgrounds (Required theory) for this Lab다

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
OR, XOR, 반가산기, 정가산기실험

. Reference1. Introduction (실험에 대한 소개)가. Purpose of this Lab- TTL을 이용한 논리회로실험으로 OR게이트, XOR게이트를 이용한 논리회로 ... 실험, 그리고 앞에서 말한 두 게이트를 응용해 반가산기 회로를 실험하여, TTL기기에 대한 이해를 돕고, OR게이트, XOR게이트를 이해하는데 목적이있다.나. Essential ... 하는 논리 회로-반가산기두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로2. Materials & Methods (실험 장비 및 재료와 실험

리포트 | 14페이지 | 2,000원 | 등록일 2014.02.14

다운로드 장바구니
verilog 풀애더 멀티플렉서 보고서

FPGA 보 고 서학 과학 년학 번조성 명전자공학과412131282김영호실험 제목FULL ADDER, MUX1. 실습 이론FULL ADDER가산기는 덧셈 연산을 수행하는 논리 ... 회로이자 조합 회로이다. 전자계산기가 발명될 당시에는 진공관에 의해 구성되었고, 현재는 집적 회로로 설계된다. 전가산기는 이진수의 한 자릿수를 연산하고 CarryOut 포함하여 출력 ... 한다. 이 캐리를 상위 자리 Carryin에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다. 하나의 풀애더는 두개의 하프애더와 하나의 OR로 구성된다. 진리표와 회로도

리포트 | 15페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

1) 실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기 (substractor)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... )에 대하여 덧셈이 되도록 회로를 구성한다.AND gate를 이용하여 Carry을 표현하고 XOR gate를 이용하여 Sum을 표현한다.( XOR gate의 Boolean ... 과정 및 예상 결과Part 1. Half Adder(반가산기)1. XOR gate 1개, AND gate 1개를 이용하여 Bread Board에 그림과 같이 회로를 구성한다.2

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... 는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출 ... 0000000101010010111010001101101101011111실험 2는 반가산기 2개와 OR gate를 이용하여 3비트 연산이 가능한 전가산기회로를 구성하는 실험이었다. 이 또한 강의노트를 통해서 전가산기가 반가산기2개

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
멀티플렉서, 디멀티플렉서, enable 단자

기초전자회로실험 및 설계2 예비보고서제목 : 멀티플렉서, 디멀티플렉서와 enable 단자1. 실험목표- 멀티플렉서(Multiplexer)의 동작원리를 이해할 수 있다.- 디 ... 을 측정한다. 구성한 회로의 4 X 1 멀티플렉서 역할 수행 여부를 확인한다.- 실험 전 예비보고서 준비할 때 4 X 1 멀티플렉서 연산 규칙을 확인한다. 이 연산규칙에 따른 논리 ... 표의 계산값과 동일함을 확인한다.PSpice에 4 input or gate가 없어서 인터넷에서 회로도를 가져왔다.S1S0Y00I001I110I211I32) 설계문제 Ⅱ : NAND

리포트 | 7페이지 | 1,000원 | 등록일 2016.04.12

다운로드 장바구니
전자회로실험 예비 - 11. MOSFET CS, CG, CD 증폭기

를 이해하도록 한다.나. 실험 이론(1) CS AmplifierCS amplifier는 과 같이 입력 ac 전압을 MOS의 gate에 연결하고 출력은 MOSFET의 drain에 연결 ... 한다.실제 실험에서는 CS amplifier회로를 구성할 때, VDD와 접지사이에 분배저항 RG1,RG2를 이용하여 전압을 분배하여 원하는 전압을 게이트에 연결하여 DC 게이트 전압 ... 강 의 명전자회로실험강 의 번 호실 험 제 목11. MOSFET CS, CG,CD 증폭기실 험 조학 번성 명예 비 보 고 서가. 실험 목적MOSFET은 BJT(Bipolar

리포트 | 11페이지 | 1,000원 | 등록일 2015.04.20

다운로드 장바구니
<논리회로실험>논리게이트, 추가논리게이트

하여라.NOR 게이트 중의 하나에 대해 앞의 실험 순서를 반복하여라. 결과는 실험 결과의 표 2에 기록하여라.그림 11과 12의 회로를 연결하여라. 입력에 0과 1을 연결하고, 각 ... 에 대한 진리표는 기본 게이트 중의 하나에 대한 진리표와 같다는 것에 주의하여라.그림 14그림 15와 16에 나타난 회로에 대해 이전 실험 순서를 반복하여라. 표 7과 8을 완성 ... 보수 스위치를 닫고 회로를 테스트하여라. 가능한 모든 입력에 대해 실험 결과에 있는 진리표(표 11)를 완성하여라. LED가 ON 상태일 때 0을 나타낸다는 것을 상기하여라.2

리포트 | 7페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
[대충] 결과 MOSFET Current Sources2

전자회로실험2(결과보고서)실험 : MOSFET Current Sources21. 결과보고 사항Load = 10Ω, Vdd = 3.5 V 일 때, 가변저항 Rs를 변경하며흐르 ... (load)가 I(ref)의 절반이 흐르게끔 저항 Rs의 값을 결정하는 실험을 하였습니다.그림 2에서의 Reference Gate-Source 전압은로 인하여 가 되므로 Load ... 는 전류 I(ref) = 32.54mA, I(load) = 17.19mA 측정.이 때의 가변저항 Rs = 94.4Ω이번 시간에는 그림 2의 회로를 구성하여 M3의 흐르는 전류 I

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[아주대]논회실 결과 실험9. 램 (RAM)

었다. 첫 번째 실험에서는 74HC00(NAND gate)과 74HC03 (Quad 2-Input NAND Gate with Open-Drain Outputs)을 이용하여 2-bit ... RAM회로를 구성하고 그에 대해 실험했다. Read, Write select를 조작하여 데이터를 저장하고 읽는다. 이 때, A부분과 B부분 중 하나씩 읽고 쓸 수 있다. 데이터 ... -bit RAM회로를 구성하고 그에 대해 실험했다. IC 칩에 데이터를 저장, 출력하기 위해서는 다음과 같은 과정을 거쳐야 한다.위와 같은 과정을 거쳐서 실험을 진행했다. 데이터

리포트 | 3페이지 | 1,000원 | 등록일 2014.09.04

다운로드 장바구니
[대충] 예비 Digital logic

전자회로실험(예비보고서)실험 : Digital logic1. 실험 목적트랜지스터를 이용하여 Inverter 및 NOR gate를 구성하고, 입력전압에 따른 Inverter 및 ... NOR gate 출력전압을 측정하며 원리를 이해한다.2. 실험 이론①Inverter입력전압 Vi = 0V를 인가하였을 때, 트랜지스터는 Cut off되어 출력전압 Vo = 5V ... 시뮬레이션을 하시오.V1= 0V, V2= 0VV1= 0V, V2= 5VV1= 5V, V2= 0V시뮬레이션 실패V1= 5V, V2= 5V위의 시뮬레이션을 실험할 때의 저항 R1, R2, R

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니

이전10개 44 45 46 47 484950 51 52 53 다음10개

파워링크

신청하기