"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 841-860 / 2,110건

논리회로설계실험 기본게이트설계 예비보고서

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... 개발비가 필요 없고, 회로를 여러 번 고쳐 쓸 수 있기 때문에 Hyperlink "http://word.tta.or.kr/dictionary/dictionaryView.do?s ... 작업이 반복되고 소프트웨어 특성이 맞물려 작동하는 만큼 FPGA가 효과적인 성능 구현을 돕기 때문이다.캐터펄트 서버에는 FPGAs(Field Programmable Gate

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
MOSFET 스위치 결과 report

- 실험 시 Bread Borad에 위의 회로를 구성하였다. 출력 전압을 2VPP이하, VDD = 0V로 한 후, 방열판을 부착하였다.3. 함수발생기를 VIN에서 제거 ... 때 VR파형의 전압을 0.22Ω으로 나누어 산출하라.회로 입력 출력- 실험 시 Bread Borad에 위의 회로를 구성하였다. 함수발생기에서 VIN을 제거하고 드레인전류를 측정 ... 하여 접속하고, VDD를 0V~10V범위에서 1V 간격으로 바꾸어가며 Drain 전류를 측정하여 표 7.1에 기록하라- 실험 시 Bread Borad에 위의 회로를 구성하였다. 함수발생

리포트 | 6페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
예비01_Basic Gates

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... , XOR)에 대하여 알아보고 이러한 GATE들로 구성된 LOGIC 회로에서의 BOOLEAN EQUATION과 DE MORGAN의 이론에 대하여 알아본다.II. 이론 및 유의사항 ... 3274HC0474HC0074HC0274HC05III. 예비학습(1) 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2) 1주차예비

PreliminaryReport주 제: Lab#01 TTL gates Lab on Breadboard지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 ... 의 대표적인 예로 즉, 트랜지스터와 트랜지스터를 조합한 논리 회로를 말한다. 일반적으로 5V 단일 전원의 집적 회로로 만들어졌다.2. OR Gate, XOR Gate■OR Gate ... 된다.2. Methods가. OR Gate교안 회로PSpice교안에 주어진 회로처럼 브레드 보드에 다음과 같이 회로를 구성한다. 스위치가 모두 off일 때엔 두 입력이 모두 on이

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.03.22

다운로드 장바구니
Lab#03 Verilog HDL

the lab가. 실험1. (Full Adder design by Gate Primitive Modeling)Verilog codeUcf codeTiming ... )LowLowLowLowLowHighLowHighLowLowHighHighHighLowLowHighLowHighHighHighLowHighHighHigh실험1은 Full Adder를 Gate primitive를 사용하여 구현해 보았다. verilog를 이용 ... 를 Behavioral Modeling을 사용하여 verilog로 구현하였다. 결과는 실험 1과 같고, 기호에 따라 Behavioral Modeling과 Gate Primitive

리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
실험9 예비보고서 RAM

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 11월 16일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 실험 9 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... : 김경수 김지승실험9. RAM1.실험 목적반도체 memory의 기본적인 동작 원리를 알아보고 16-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험 이론컴퓨터의 주 기억

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
반도체공학(Ideal MOS Diode의 조건을 만족하기 위한 도핑 농도 설계) 프로젝트 과제

band diagram? MOS와 BJT의 비교(Ideal)회로기술특성BJTMOSFET구동 방법전류구동전압구동입출력 단자3단자(베이스/ 에미터/ 컬렉터)4단자(게이트/ 소오스/ 드레인 ... 소모크다매우 작다집적도낮다높다잡음 여유도작다크다부하 지연시간무관밀접전달 전도도(gm)크다(∝eVin)작다(∝Vin)회로 방식정적동적/ 정적? Ideal MOS diode의 전압 ... MOSIcing2λ3λ2. 이온주입 마스크Implant gate overlapImplant to enhancement gate spacing1λ2λ3. 매몰 콘택 컷 마스크Buried

리포트 | 12페이지 | 2,000원 | 등록일 2018.08.19

다운로드 장바구니
결과보고서 #1 - 기본 게이트 설계

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (결과)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4조학 번 : 2011311307, 2011이 름 : 김영관, 김윤섭제 출 일 : 2015. 3. 18논리회로설계 실험 결과보고서 #1실험 1. 기본 게이트 설계1. 실험 목표 ... 으로 편하게 진행할 수 있었던 것 같다. 개인 노트북에도 설치한 만큼 좀 더 빨리 익숙해 질 수 있도록 해야겠다. 이번 실험을 통해서 수년전 논리회로 수업에서 배웠던 기본 논리

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
DSPROJECT1 - Hazard

여 살펴본다. 또한 이를 통하여 우리가 원하는 결과갑을 도출해 내고, 이를 출력하는 여러가지 방법 또한 살펴본다.과정 및 결과값우리는 이번 실험을 통해주어진 회로Timing ... 실험목표우리는 이번 실험을 통해 hazard 의 발생에 대하여 발생 원리와, 해결 방안을 공부하고, ISE 툴 ( Xilinx 社) 에 대한 이해와, 이를 실행시키는 방법에 대하 ... 는 우선 기존의 식인 에 우리는 새로 표시한 빨간 부분을 추가하여 우리는 다음과 같은 식을 얻는다.이를 logic gate 의 형태로 표현하면 위의 형태와 같다. (우측은 결과값 F)위

리포트 | 4페이지 | 1,000원 | 등록일 2017.11.17

다운로드 장바구니
mosfet을 이용한 2단증폭기설계 레포트201211602

학생의 마지막 실험인 전자회로실험을 들으며 자주 사용했던 mosfet과 여러 소자를 이용해 주어진 조건에 맞게 계산을 한 후 2단 증폭기를 만들기 위해서이다. 여기서 주어진 조건 ... 1. 서론1.1. 설계 목표- 증폭기에 대해 알아본다.- 2단 증폭기를 이해하고 회로를 설계할 수 있다.- 주어진 조건에 맞게 회로를 설계할 수 있다.1.2. 설계 이유전자공학과 ... + Pb=.8 Fc=.5 Rg=546.2 Is=10f N=1 Rb=1m)1.3. Time Table설계에 앞서, Time Table을 작성하여 최종 회로 구현 기한에 맞춰 구체적인

리포트 | 10페이지 | 1,500원 | 등록일 2017.11.17

다운로드 장바구니
5.MOSFET current sources 예비

5. MOSFET Current Sources학부: 전자공학부성명:과목: 전자회로실험지도교수:제출일: 2014.10.6.월학번:1. 목적- MOSFET의 동작특성에 대한 이해 ... 를 바탕으로 한 Current Source의 설계를 이해한다.2. 실험 이론Independent Current Source는 회로 설계에 있어서 기초적인 설계 블록 중 하나이다. 이 ... 회로들은 Load에 흐르는 전류가 Load의 크기에 의하여 영향 받지 않고 Reference와 Load MOSFET의 Gate-Source간의 전압 차에 의해서만 결정되도록 설계

리포트 | 10페이지 | 1,000원 | 등록일 2015.11.29

다운로드 장바구니
논리회로실험 결과 8

them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교 ... 때 이전 값이 toggle된 결과가 나오는 사실을 이용하였다. 카운터란 일정한 상태도 내에서 반복적으로 상태를 옮겨가는 회로를 말한다. 우리 실험에선 우선적으로 비동기성 카운터 ... 되었래는 실험 결과이며, AND gate의 결선은 위부터 차례대로 B’A’, B’A, BA’, AB이다.초기 상태는 A=B=0이다.클럭이 첫 하강엣지를 가질 때 A가 toggle

리포트 | 11페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.11.07

다운로드 장바구니
아주대 논리회로실험 실험6 결과보고서

(Gate 이용)실험 1과 유사하지만 약간은 다른 형태의 회로를 구성하였다. 이번에는 IC를 2개 이용했기 때문에 실험 1보다는 복잡했지만 그래도 크게 어렵지 않은 결선이었다. 회로 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.10.26과목명: 논리회로실험교수명 ... 을 통해 그 동작의 특성을 확인한다.[2] 실험 수행 과정① R-S F/FR-S F/F을 74HC00을 가지고 구성해 보는 실험이다. IC를 한 개만 사용하는 실험이라 회로도의 구성

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
2 level Inverter

실험(6) Team Report실험(6)담당교수작성자제출일2014. 11. 06수업1. 개요1.1. 목적전력전자공학은 신재생에너지, 전기자동차과 같은 주요 산업에 널리 사용 ... 되는 실용학문입니다. 본 실험에서는 DC to AC 변환 기기인 인버터와 AC to DC 변환 기기인 컨버터에 대한 이론을 학습하고 Simulink를 이용한 시뮬레이션을 통해서 이론 ... 으로 이루어진 회로입니다. 이 회로는 8가지 상태가 가능한데, [0,0,0], [1,1,1]의 zero 상태를 제외한 나머지 상태는 스위치가 상보적으로 작동합니다. 예를 들어, A

리포트 | 11페이지 | 1,500원 | 등록일 2015.12.30

다운로드 장바구니
위치제어시스템

제어공학실험REPORT\1. 실험 목적2. 사용기기 및 실험회로3. 실험순서 및 결과4. 결 론1. 실험 목적- 포텐셜미터와 서보증폭기회로를 구현시켜 서보모터를 구동 시킬 수 있 ... 회로를 구성하시오.- 위치제어시스템 실험 회로 -?3.2 입력단의 포텐셜미터 회로를 통해 삼각파를 출력하시오.- 입력단의 포텐셜미터 회로의 OPAMP의 출력단자(1번)을 측정 ... .- 회로에서 IC는 NOT Gate를 사용하므로 1번 단자와 4번 단자를 측정하였을 경우 구형파가반전되어 출력되어야 한다.IC 회로오실로스코프 파형?3.5 서보증폭기 회로의 출력

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.16

다운로드 장바구니
[전자회로설계및실습A+] CMOS Inverter, Tri-state 설계 예비 레포트 입니다

14007UB‘의 Data Sheet를 참고하여, 핀배열, CMOS gate로 회로를구성할 때의 유의점 등을 설명하여라.=> - Power Supply 전압은 18V를 넘지 않 ... 전자 회로 설계 및 실습11# CMOS Inverter, Tri-state 설계예비 레포트설계실습 11. CMOS Inverter, Tri-state 설계1. 목적 ... : digital 회로 설계에 있어서 가장 기본적인 회로인 Inverter에 대해서 설계하여,그에 대한 동작 특성을 분석한다. Inverter는 MOSFET뿐만 아니라 BJT소자로도구현이 가능

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
논리회로실험 예비 3

1. 실험 목표 - 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다. - 진리표와 비교하여 결과를 확인해본다.2. 실험이론① 반가산기 ... 다.표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.② 전가산기 반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다. 한 비트 이상을 갖는 오퍼랜드

리포트 | 10페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2018.10.08

다운로드 장바구니
MOSFET-02

error)Inlab 1. CMOS InverterVIN를 0V에서 5V로 변화 시키면서 VO 값을 측정했을 때 : 이 실험의 경우는 주어진 회로에서 값을 0.3V씩 변화시켜 0V ... 이 되었다.Inlab 2. NMOS Bias Circuit : 이 실험은 주어진 회로와 같이 설계한 후에 Drain전압, Source전압, 트랜지스터에 흐르는 전류까지 측정해보 ... 확실하게 정확한 값을 얻을 수 있었던 것 같다.Gate 전압 값인 0V를 회로에서 구현할 수 있는 방법에 대하여 고려하시오.옆의 회로와 같이 Gate전압을 Ground쪽(R2

리포트 | 18페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
디지털논리회로 MULTISIM AND-OR-AND 게이트 회로실험

디지털 논리회로MULTISIM 레포트1. 주제 : AND-OR-AND 게이트 회로실험2. 목표 : multisim 프로그램을 간단한 회로실험을 통해 이용해보고 파악하도록 한다.3 ... +???의 형태가 된다.ABX*************. 방법1) 다음 회로를 multisim 프로그램으로 구현< AND-OR-AND 게이트 회로 >-> 과정(2) 위의 회로를 진리 ... -OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.28

다운로드 장바구니
아주대 논리회로실험 실험2 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.2 결과보고서 >[1] 실험 의의CMOS 회로를 구성해 입출력 특성을 알아본다. 입력 ... Voffset=0V, CH2 Voffset=-1V로 놓고 동일한 방법으로 좌표값을 기록하였다.③ 실험 3-1NOT gate 내부의의 값을 확인해 보는 실험이다. 입력을 H로 넣

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기