"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,061-1,080 / 2,110건

아주대 논리회로 실험 래치와 플립플롭 예비

.3) 여러 Flip flop에 대한 회로를 Gate와 Ic를 이용하여 구성하고 결과를 확인한다.2. 실험 이론1) Latch입력신호가 인가되는 순간 바로 출력에 반영되고 Clock ... ), 74HC10 (1개)LED (4개), 저항 330옴 (4개)2)실험절차 및 예상결과실험1- R-S F/F를 구성하는 실험이다. NAND gate 4개를 이용해서 회로를 구성 ... 논리회로 실험 예비보고서실험6. 래치와 플립플롭1. 실험 목적1) Latch와 Flip flop에 대하여 알아본다1) Lacch 와 Flip flop의 차이점에 대하여 알아본다

리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
실험5 DC to DC converter Flyback, Forward converter

실험(5) Team Project Flyback, Forward converter실험(5)Team ProjectDC/DC converterFlyback, Forward c ... onverter담당교수*** 교수님담당조교*** 조교님1. 개요1.1. 목적전력전자공학은 신재생 에너지, 전기자동차 등과 같은 주요 산업 분야에 널리 사용되는 실용학문이다. 본 실험 ... 에서는 전력변환 회로에 대해 소개하고(전력전자-산업전자 수업내용), 이에 대한 시뮬레이션(Psim tool사용)을 행한다.2. 시스템 구성2.1. 과제1-Flyback Converter

리포트 | 8페이지 | 2,000원 | 등록일 2015.06.12

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

실험 3 결과보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산 ... 는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서 ... 와 이론적인 결과값이 같을 경우에는 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.●감산기(Subtractor) 실험결과3)반감산기 구성 및 결과 확인(위부터 D

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
판매자 표지

디지털공학실험 01. 오실로스코프와 함수발생기 예비

실험목적오실로스코프의 원리를 이해하고 그 작동 방법을 익힌다.함수발생기의 원리를 이해하고 그 작동 방법을 익힌다.실험이론오실로스코프전기 신호는 이러한 눈으로 볼 수 없기 때문 ... 버튼을 누른다.함수발생기회로에서 필요로 하는 여러 가지 신호원을 만들어주는 장치이다. 일반적으로, 함수발생기는 정현파, 구형파, 톱니파 등 가장 널리 쓰이는 세 가지 신호들을 만들 ... 어준다. 설정 단자를 사용하여 출력 신호의 종류, 주파수, 진폭, DC OFFSET, 그리고 Duty Ratio 등을 조절할 수 있다.(1) GATE 시간 표시기 (2) 단위표시

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
서강대 고급전자회로 실험 - 실험3 차동 증폭기 결과보고서

고급전자회로 실험 결과 보고서실험 3. 차동 증폭기분반학번이름조학번이름시작종료실험시작/종료시간 기재(통계 목적임)1. 실험 결과실험 1.1[1.1] Vx = 6 V 로 고정 ... .7642시뮬레이션 회로시뮬레이션 결과● 측정 결과 및 시뮬레이션 결과 비교시뮬레이션에서는 RREF=156.250Ω일 때I _{REF}=200mA이고 VbG=2.875V였지만 실험 ... 보다 측정한I _{REF}값들이 작게 나왔다. 이는 시뮬레이션에 사용한 트랜지스터와 실제 실험에서 사용한 트랜지스터의 특성 값들이 조금 다르기 때문이다. 트랜지스터마다k ^{n

리포트 | 15페이지 | 2,000원 | 등록일 2015.06.18 | 수정일 2015.06.22

다운로드 장바구니
2.Digital circuit_Gate&Flip flop

는 AND Gate에 버블(NOT Gate)를 붙여준 디지털회로이다. 소자에는 총 4개의 NAND Gate가 있지만 실험할때는 4개의 7400소자를 사용하여 각각의 1개의 NAND ... Gate를 사용하였다. 당연히 소자를 많이 쓴 만큼 비효율적이긴 하지만 전선의 복잡함을 최소화하기 위해 위와 같이 실험하였다.피스파이스 회로도를 보면 LED가 동시에 켜져 있는 이유 ... 에는 몰랐지만 손으로 입력을 주면서 출력값을 계산해보니 정답이 나왔다. NAND Gate이기 때문에 출력값을 헷갈리지 않도록 해야한다.전자회로 실험1PAGE \* MERGEFORMAT1 | 페이지

리포트 | 6페이지 | 1,000원 | 등록일 2013.07.23

다운로드 장바구니
[기초회로실험] 실험13. CMOS-TTL Interface 예비보고서

기초 회로 실험Ⅱ 보고서소 속전자공학전공조조학 번이 름실험 13. CMOS-TTL Interface1. 실험 목적우선 본 실험의 목적은 (1) CMOS의 동작을 이해하고, (2 ... ②)위 두 그림은 CMOS-NAND Gate 회로를 그림으로 나타낸 것이다.? 두 개의 입력이 모두 high일 경우 P-채널 FET은 off되지만 N-채널 FET은 on이 된다.이 ... 는 단극성 트랜지스터로 논리게이트를 구성한 집적회로이다.이 때문에 TTL과 CMOS가 같은 NAND Gate로 동작할 지라도, 각각의 구성 소자와 특성이 다르기 때문에 양 쪽을 접속

리포트 | 10페이지 | 1,000원 | 등록일 2014.09.29

다운로드 장바구니
경북대학교 전자공학실험1 올A+ 결과보고서 6장

실험6장. MOSFET의 특성과 바이어스 회로1. 실험목적-MOSFET의 전기적 특성을 측정하여 MOS 전계효과 트랜지스터의 동작원리를 이해하고 직류 등가 모델의 파라미터 ... 를 구한다. MOSFET의 바이어스 원리와 바이어스 안정화를 학습하여 바이어스 회로를 설계하고 동작점의 직류 전압과 전류를 측정한다.2 .실험내용실험 1①회로를 구성하고, 드레인 저항 ... 로 천천히 방전되기 때문에 드레인 전류가 흐른다.실험 2①커패시터 CG의 두단자를 손과 접촉하지 않도록 하면서 회로에 접속하고 드레인 전압 VDS 의 변화를 관측하여라.-> 전압

리포트 | 11페이지 | 3,000원 | 등록일 2015.11.03 | 수정일 2022.03.28

다운로드 장바구니
<논리회로실험>논리회로 간소화

를 사용한다. 그림 4의 회로는 직전 실험순서 표현식을 구현한 회로이긴 하지만, 출력은 전류를 유출(source)아닌 유입(sink)하기 위하여 반전되어 있다.그림 4. X = D(B ... +C)그림 4의 회로가 단지 두 개의 게이트만 사용하여 설계가 가능하지만 사용하는 IC가 서로 다르다. 따라서 NAND 게이트를 범용 게이트 (universal gate) 특성 ... 개의 NAND게이트로 대체된 회로로 변경하고, 실험 결과에 제공된 공란에 새로운 회로를 그려라.직전 실험순서에서 그린 회로를 구성하여라. 입력의 모든 조합에 대해 테스트하여 실험

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
[아주대] 논리회로실험 3장 예비(가산기 & 감산기)

86(2-input exclusive-or gate)PROCEDURES실험 1) 아래와 같은 반가산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인 ... 라 하고 상위 합의 비트를 carry-out이라 한다. 반가산기는 두 개의 2진수 덧셈을 위해 XOR gate 하나와 AND gate 하나로 만든 회로이다. XOR gate와 AND ... -sum, AND gate의 출력 C는 2진수의 자리 올림 값 carry-out을 표시하여 2진수 덧셈을 구현한 회로이다.출력의 Boolean Equation은S`=`A OPLUS

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
실험 11. MOSFET CS, CG, CD증폭기 (전자회로실험1 예비보고서)

전자회로실험1 예비보고서실험 11. MOSFET CS, CG, CD증폭기실험 목적MOSFET은 BJT와 마찬가지로 3개의 단자를 가지고 있기 때문에 이 3개의 단자를 각각 입 ... }}를 의미한다.실제 실험에서는 CS amplifier 회로를 구성할 때, V _{DD}와 접지사이에 분배저항 R _{G1}, R _{G2}를 이용하여 전압을 분배하여 원하는 전압 ... 들은 Common-Source(CS), Common-Gate(CG), 그리고 Commen-Drain(CD)가 있다.이들 기본적 amplifier는 그 바이어스 조건에 따라 서로 다른 특성, 즉

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
Combinational_Logic_Design_Ⅰ_Arithmetic_Logic and Comparator

)< 초록 (Abstract) >이 실험은 먼저 목적에 맞게 연산회로에 대해서 알아보고 1-bit 감산기 및 4-bit 가산기를 ISE 프로그램을 이용하여 설계해보았다. 또한 더 ... 나아가 1-bit comparator와 4-bit comparator를 설계해보고 장치로 직접 확인해보았다. 또 연산회로들이 구성되기 위해서는 여러 개의 gate 성질이 포함 ... 반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit Adder)Materials & Methods (실험

리포트 | 32페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
덧셈회로

1. 실험 제목 : 실험9-덧셈 회로(adder)2. 실험 날짜 : 13. 11. 003. 실험 결과 : 1)half adder-half adder의 경우S _{n} =A _{n ... 000000000000100000001111100000001011100000001001100000001000100000001000100001000100101110000010100100000100000100111100000010111110010000001011011000011101- 실험결과 뺄셈 회로에서 A-B를 할 때 결과 값이 양수이 ... } OPLUS B _{n} ,````C _{n`} =A _{n} BULLET B _{n}이므로7486 XOR gate와 7400 NAND gate를 이용하여 그림1과 같이 꾸밀 수

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.27

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차결과

디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... :Laboratory 6Flip-flops and Shift Registers1. 실험 목적1) SR latch, gated D latch의 동작원리를 이해한다2) D flip-flop ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
아주대 논리회로실험 실험예비4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

0Y3Y2Y1Y000000D0100D0100D0011D000● 예비보고서 문제(1) 다음 회로도의 AND gate, OR gate와 Inverter를 결선하여 2x1 Mux를 설계 ... 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer) 예비보고서● 이론(1) multiplexer멀티플렉서(이하 먹스, MUX)는 여러 개 ... 의 입력 중 원하는 입력을 출력으로 내보내는 일종의 데이터 선택기(switch or selector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 입력원(input s

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『Xilinx ISE』] 결과 보고서

”을 위한 실험 순서 및 구현 방법1. Project Navigator program을 사용하여 OR GATE 회로를 만든 후 저장한다.2. JTAG를 이용하여 HBE-COMBO II ... GATE 회로 실험에 단순히 AND GATE(CARRY)를 추가한 구조이다. 당연히 진리표와 똑같이 나왔다.-FULL ADDER와 4 BIT FULL ADDER도 HALF ... His Lab & Basis of the assumption(1) OR GATE 실험xyFLED P16000X011점등 됨101점등 됨111점등 됨(가) 입력 x, y를 각각 입력

리포트 | 17페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
2장 . 디지털 논리회로 개론 - 예비레포트

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... . 가상실험 (시뮬레이션)? 회로구성도? 가상실험 결과▶ AND gateA=0, B=0A=0, B=1A=1, B=0A=1, B=1▶ OR gateA=0, B=0A=0, B=1A=1 ... , B=0A=1, B=1? 검토 및 문제점 분석AND, OR, NOT, NAND, NOR 네가지 실험을 하였다.(1) AND gate 시뮬레이션 결과 이론값과 완전 동일한 값이 나왔

리포트 | 9페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... (Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S ... 와 자리 올림(Carry) C를 출력하는 조합논리 회로입력출력xyzCS0000000101010010111010001101101101011111(3) 반감산기(Half-s

리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
9주차 결과 전자전기컴퓨터설계 실험 3 (2014.05.16)

영역이라고 한다.회로구성예상결과값실험결과-이론상 0.5V의 threshold voltage를 넘으면 전류가 흐르기 시작하고 이후 급격하게 증가하게 된다. 실험에서 사용한 npn타입 ... 해석을 할 수 있다.5.결론(Conclusion)아직 전자회로 시간에 MOSFET이 끝나지 않아 BJT에 관해 제대로 숙지 하지 못하였다. 그렇기 때문에 실험도 어려웠고 정확한 실험 ... (Introduction)-실험목적-실험을 위해 필수 배경이론, 개념방법(Materials and Methods)-실험 도구 및 재료-실험 절차와 방법실험결과(Result)-측정 결과토론

리포트 | 15페이지 | 1,500원 | 등록일 2014.07.01 | 수정일 2014.07.03

다운로드 장바구니
[아주대] 논리회로실험 8장 예비(Counter)

어 counting되는 결과를 관찰한다. 3개의 출력이 존재하므로 3개의 AND gate를 사용한다.< 실험 3-1 >74HC90 소자를 이용하여 위와 같이 회로를 구성하고 R0 ... 에 다다르면 다시 0으로 시작되는 회로이다. 플립플롭을 이용하여 구성한 카운터와 BCD 카운터를 사용하여 실험한다. 플립플롭을 사용하는 경우 비동기식 카운터와 동기식 카운터로 나눌 수 ... PROCEDURES< 실험 1 >위와 같이 J-K 플립플롭소자를 이용하여 2단 2진 비동기식 카운터를 구성하고 각각의 출력상태를 AND gate로 묶어주어 counting되는 결과를 관찰

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기