"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,021-1,040 / 2,110건

아주대 논회실 실험3 결과보고서

이번 실험은, 전가산기를 두 개의 XOR(IC 7486) gate 와 두 개의 AND(IC 7408) gate 그리고, 한 개의 OR gate(IC 7432) 사용하여 3input ... 의 2bit의 더하기 연산을 회로를 통해 구성하는 실험이었다. 사실 전가산기는 3input 뿐만이 아니고 반가산기를 n개를 붙이면 (n+1)input 2bit 덧셈 연산을 할 수 ... 다.2) 고찰이번 실험은, 반감산기를 구현하고 확인해보는 실험으로써, XOR(IC 7486) gate 와 AND(IC 7408) gate 그리고, NOT(7404) gate를 사용

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
전전컴실험Ⅱ 06반 제02주 Lab#01 TTL gates Lab on Breadboard-Pre

of the assumption(1) XOR GATE 실험(가) 스위치를 닫으면 전류가 스위치 쪽으로 흘러 XOR gate쪽으로 흐르지 않고, 열었을 때 전류가 회로 전체에 흐르 ... 기의 C값이 출력 된다.(3)반가산기(가) XOR 실험과 마찬가지로 스위치를 닫으면 전류가 스위치 쪽으로 흘러 XOR gate쪽으로 흐르지 않고, 열었을 때 전류가 회로 전체 ... the Data반가산기는 ‘Lab1’에서 실험했던 XOR gate와 크게 다르지 않다. 출력 값 F는 XOR gate와 같으며, 여기에 Carry(AND gate)를 덧붙인 회로이

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2014.03.17

다운로드 장바구니
실험5결과 ENC&DEC

) 추가실험 3X8 Decoder(0 0 0) (0 0 1) (0 1 0) (0 1 1)3-input AND gate가 구비되지 않은 관계로 4-input NAND gate와 NOT ... 을 나타냈다. 실험이 끝날 때 까지 원인을 찾지 못했지만, D0~D3까지는 매우 잘 작동을 하였다. 나머지 D4~D7까지는 정상작동하지 않은 것으로 보아, 3번째 input Z에서 회로 ... [실험5] Encoder & Decoder1. 실험 결과InputD1D2D3D*************1001001110001) 2X4 Decoder(0 0 0 0 0 1) (0

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
Lab#07 Sequential Logic Design2

에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.다. Precaution4) 실험회로를 꾸밀 때에는 장비의 전원을 OFF한다5) 회로를 완성한 후, 회로 ... ) Sequential Circuit의 정의Sequential Circuit은 플립플랍과 같이 출력값이 현재의 입력만으로 정해지지 않고 기억하고 있는 값과의 관계를 통해 결과값이 정해지는 회로이 ... 다. 순서회로라고도 하며, 보통은 직전의 결과값과 직전의 내부 상태가 영향을 주게된다.2) State machineFSM 또는 finite-state machine은 컴퓨터

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
아주대 논회실 실험1 결과보고서

OR gate.실험2 사진INPUTOUTPUTABCL1L20000000101010110111110011101111101111111위 회로를 구성하고, 출력 결과를 토대 ... 결과보고서.1. 실험과정 및 결과실험1. 3-input AND gate.실험1 사진INPUTOUTPUTABCL1L20 ... *************00110010000101001101011111위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라.3-input AND gate는 (A ? B)의 결과 값과 C의 입력값이 L2에 결과값이므로, L

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
[아주대] 논리회로실험 3장 결과(가산기 & 감산기)

연산하여 진리표를 작성했는데, 이 또한 맞게 회로를 구상해서 결과 값이 예상한 논리연산에 맞게 출력되었다.세 번째 실험은 반 감산기에 관한 실험이었는데, XOR gate(74HC86 ... ( 반가산기 )회로도실험 예상 진리표INPUTOUTPUTABSC*************101실제 실험 결과 & 사진 ... INPUTALLHHBLHLHOUTPUTSLHHLCLLLHPICTURE반가산기는 회로도에서 보이는 것처럼 XOR gate(74HC86) 하나와 AND gate(74HC08) 하나를 사용해서 구성하였다. 뒷자리에서 가져가는 자리 올림 값이 없

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
설계04. AD DA 컨버터 응용 전기회로 설계 (예비레포트)

설계실험 2 회로의 출력에 위의 그림의 비교기를 연결한다. 하지만 실험2가 회로가 잘못되었기 때문에 실험3 회로도 시뮬레이션 결과를 얻을 수 없었다. A/D 컨버터는 말 그대로 ... 회로를 간략하게 나나태고, 동작원리를 설명하시오. - 실험을 하기 전이라 이 교재의 내용만으로 도저히 이해를 하지 못했습니다. 따로 책도 찾아보고 인터넷에서 검색해봤는데 정보를 얻 ... AD/DA 컨버터 응용 전기회로 설계1. 설계 목표A/D 변환기와 D/A 변환기의 원리와 동작을 이해한 후 기본적인 변환기 회로를 이해하고 응용해본다. 또한 전기공학적 컨버터

리포트 | 5페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
[아주대] 논리회로실험 4장 예비(Multiplexer & Demultiplexer)

멀티 플렉싱이 이루어질 것이다.실험3 4에서는 demultiplexer를 gate소자들을 이용해 구현해보고 demultiplexer소자로 구현한 회로와 비교해볼 것이다.실험 3 ... , 74HC153, 74HC139PROCEDURES실험1)74HC20과 74HC04를 이용하여 위의 multiplexer회로를 구성하고 입력 스위치에 변화에 따른 출력 Y값을 기록 ... 하고 스위치입력 S1, S2에 따라 멀티 플렉싱 기능이 이루어지는지 확인한다.실험2)74HC153을 이용하여 위 회로를 구성하고 입력스위치에 변화에 따른 출력 Y를 기록하고 멀티 플렉

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
아주대 논리회로실험 Multiplexer & Demultiplexer 결과보고서

는 gate를 가지고 회로를 구성했을 때와 같은 결과가 나왔다. 출력 전압을 측정한 값과 진리표를 비교해보면 멀티플렉싱이 잘됐다는 것을 알 수 있다.실험 3 ... 논리회로실험 결과보고서실험4. Multiplexer & Demultiplexer실험 1) MultiplexerEnable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC ... 04를 이용하여 위의 회로를 구성실험 1 결과값INPUTOUTPUTES1S0D3D2D1D0Y1XXXXXX00011100

리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
JK flip-floops 실험

실험 4 : JK flip-flops1. 실험일시 : 2013년 9월 24일2.실험결과 : 1)JK FFNOR gate(7402)로 RS latch(실험 3 그림 1)를 구성 ... 하여 그림 1과 같이 회로를 완성한다. 이 JK FF은 CLK의 trailing edge(+5 V에서 0 V로 내려가는 순간)에 trigger 된다. J와 K의 값이 표 1과 같게 하 ... 의 JK FF이 들어 있다. 그림 2과 같이 JK FF 하나만을 써서 회로를 구성한다. 5번 pin은 +5 V, 13번 pin은 접지시킨다. J와 K를 “1”로 놓고 SET(S

리포트 | 3페이지 | 1,000원 | 등록일 2014.11.25 | 수정일 2015.07.14

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로 가 이론상의 반가산기의 결과와 정확히 일치했다. 결과를 보면 1+1을 했을 때 C(carry)는 1의 출력 을 S(s ... .9mV05.7mV11114.22V14.82VSimulationComent : 이번 실험은 전감산기를 구성해 동작을 확인해 보는 실험이었다. 회로를 분석해보면 최초 X와 Y를 비교 ... 하 고 결과 값을 확인하라.→ 실험하지 않았습니다.● 토의 및 고찰이번 실험은 가산기와 감산기 실험으로 Logic gates를 이용하여 가산기(adder)와 감산기(s

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
디지털 공학 및 실험 예비 레포트(3주차)

1. 실험 제목 : 기본논리회로(1)2. 실험 목표 : NOT Gate와 AND Gate, OR Gate를 사용하여 논리회로의 구성에 대하여 안다.3. 실험기기 및 부품 ... . 실험순서1) 의 회로를 구성하고 진리표에 따른 입력신호 A, B를 인가했을 때 출력 X의 논리값을 측정하여 기록하여라.입력출력ABX000110112입력 AND Gate**예상결과 ... 이 나온다. 맨 처음 AND Gate로 들어가서 나온 결과 값이 OR Gate로들어가서 마지막 NOT Gate로 들어가서 최종 결과 값이 나오게 된다.1. 실험 제목 : 기본논리회로

리포트 | 9페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
기초실습 기초설계 AND OR NOT 게이트 실험보고서(예비,결과)

에 영향을 주는 회로이다. 이번 시간에는 논리 게이트(Logic Gate)를 중점적으로 실험할 것이다.논리 게이트란 논리 함수를 전자회로로 구현한 디지털 IC를 의미하는데, 이 ... 게이트의 진리표와 논리식을 실험을 통해 확인한다.◈ 실험 일자 : 2014. 05. 12◈ 실험 관련 이론이번 실험시간에 배울 내용은 논리회로이다. 논리회로(디지털 논리 회로 ... ’은 0[V]이다. 이번 시간에 실험해 볼 게이트는, 논리 게이트 중에서 가장 기본이자, 조합논리회로인 AND게이트, OR게이트, NOT게이트 이다.먼저, AND 게이트는 AND 논리

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.27

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

는 Combinational Logic 즉, 조합회로라고 하며 자체 state가 있어 동일한 input이 들어와도 output이 다른 순차회로와는그 차이가 있다. 조합회로의 예로는 And gate ... 한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz ... 실험조교 : 이 영 택실 험 일 : 2015년 10월 12일학 번 : 2012440이 름 :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
아주대 논리회로실험 래치와 플립플롭 , Decoder &Encoder결과보고서

논리회로실험 결과보고서실험5. Decoder & Encoder실험 1) 2*4 디코더AND, NOT gate를 사용해서 2*4 디코더회로구성실험 1 결과값입력출력ABD0D1D2D ... -Flop실험 1) D F/F (Gate 이용)NOT, NAND gate를 사용하여 D F/F회로를 구성DCQQ ^{'}비고-0QQ ^{'}불변0101reset1110set실험 1 결과 ... 값실험 1은 D F/F을 NAND gate 4개, NOT gate 1개를 사용해서 만드는 실험이었다. 회로 설계는 간단히 할 수 있고 C값이 1일때 D값과 Q값이 같다는 것을 확인

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
실험2 제06주 Lab04 Post Comparator

LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. 이전 실험을 통해 습득한 Modeling을 통해 1-bit Subtracter와 1 ... 와 비슷한 Logic gate circuit 형태를 띄지만, Inverter 2개를 이용하여 AND gate와 연결시켜줌으로써 Add 연산대신 Sub 연산을 수행하는 회로이다.4-bit ... 를 설계하는 첫 번째 실험은 비슷한 Logic Circuit이라도 약간의 변형과 Inverter를 이용하여 전혀 상반되는 역할을 하는 회로를 설계할 수 있음을 배웠다. 그리고 같

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
[예비]실험6. Latch & Flip-Flop

)④실험과정 및 예상 결과?실험1.위와 같이 NAND gate를 이용하여 R-S F/F회로를 만들고 각각 입력C와 S, R에 따른 진리표를 작성한다.INPUTOUTPUTSRCQ(t ... 74HC574로 회로를 구성하여 74HC574에 대한 입출력 관계를 측정한다. 실험3에서는 실험2에서 logic gate로 구현했던 회로를 같은 특성을 가진 IC 소자로 구현 ... 했기 때문에 역시 같은 진리표를 얻을 수 있을 것이다.?실험4.3-input NAND gate와 2-input NAND gate를 이용하여 위와 같이 J-K F/F회로를 구성하고 각각 입력에 따른 출력을 측정하여 진리표를 작성한다.

리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
디지털 공학 및 실험 예비 레포트(4주차)

1. 실험 제목 : 기본논리회로(2)2. 실험 목표 : NAND Gate와 NOR Gate, XOR Gate, XNOR Gate를 사용하여 논리회로의 구성에 대하여 안다.3 ... ) → 2입력 OR Gate- IC 7486(Quad 2-input XOR)- IC 74LS266(Quad 2-input XNOR)4. 실험순서1)의 회로를 구성하고 진리표에 따른 입력 ... Gate가 추가 된 것으로 예상되는 출력 값은 4번 실험의 출력 값과 반대의 값이 나올 거라고 예상이 된다. 그리고 (A)회로는처음 봐서는 어떤 결과 값이 나오는지 예상하는 것이 힘들

리포트 | 5페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
2장 . 디지털 논리회로 개론 . 결과보고서

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... ? 회로구성도회로 종류회로 사진AND gateOR gateNOT gateNAND gateNOR gate? 실험결과- AND gateinput오실로스코프디지털 멀티미터ABLowLow ... 되어 컬렉터와 이미터사이에 전류가 흐르지 않게 된다. 결과를 보면 이론데로 나왔음을 알 수 있다.4) 네 번째 NAND gate 실험 회로를 살펴보면 0,0 일 때 트렌지스터가 동작하지않

리포트 | 11페이지 | 1,500원 | 등록일 2013.10.16 | 수정일 2013.10.19

다운로드 장바구니
[예비]실험3. 가산기 & 감산기

HC04(inverter)④실험과정 및 예상 결과?실험1- bread board판에 XOR gate 하나와 AND gate 하나를 이용하여 반가산기 회로를 구성하고 모든 조합 ... 에 따른 결과 값을 확인한다.INPUTOUTPUTABSC*************101?실험2- bread board판에 반가산기 2개와 OR gate 하나를 이용하여 전가산기 회로 ... 3. 가산기 & 감산기?실험목적1. Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.2. 디지털 시스템의 기본 요소인 가산기와 감산기

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니

이전10개 47 48 49 50 515253 54 55 56 다음10개

파워링크

신청하기