"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 661-680 / 2,110건

디지틀 논리회로 실험6 가산기와 감산기

을 할 수 있는 회로를 설계하는 방법을 익힌다 .이 론실험 순서 7408,7486 회로를 사용해 반가산기 회로를 구성한다 . 7408,7486,7432 회로를 사용해 전가산기 회로 ... 병렬 2 진 가산기 회로까지 회로를 잘 구성하였다 . 근데 2 의 보수를 이용한 2 진 4bit 전가산기와 전감산기 회로는 7483 의 IC 부터 흔히 쓰던 Gate 구성과 달라 ... 책 맨 뒤에 부록을 보면서 하나하나 맞춰 갔음에도 불구하고 2 개의 IC 로 실험 6 의 가장 복잡한 회로를 꾸미다 보니 자잘한 실수때문에 계속 출력 값 몇 개가 다르게 나와

리포트 | 13페이지 | 2,000원 | 등록일 2019.10.03 | 수정일 2021.10.17

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

는 클럭신호가 들어오지 않아 회로가 작동을 하지 않아 이전값을 출려할 것이다.실험 2D Latch with enable(Gate 이용)회로를 위와 같이 구성하고 실험을 한다.이 회로 ... 로 들어온다는 것이다.실험4 J-K latch wite enable (Gate 이용)-J와 K가 1이면 출력이 이전 값의 보수위와같은 회로를 구성하고 진리표를 확인한다.여기서 다른 점은 j=1, k=1이 입력될 때 불안정한 값이 아니라 이전값의 부정을 출력한다는 것이다. ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 6- Decoder

리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

full adder 회로를 gate primitive 방법으로 설계하시오.이 때 화살표를 한 부분은 외부의 입출력이 아닌 내부의 게이트들 사이의 연결이므로 net 자료형인 wire ... (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Materials & Methods (실험 장비 및 재료와 실험

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
아주대학교 전자회로실험 설계2 CMOS 증폭단 설계 예비보고서

하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 전자회로실험교수명:분 ... 반:조 원:학 번:성 명:설계2. CMOS 증폭단 설계1. 설계목적MOSFET 특성과 공통 소스 증폭단의 특성, 능동 부하 증폭단의 특성을 측정하기에 적하반 회로를 설계하여 그 ... 특성을 확인하고, 이해한다.2. 설계이론위 그림에서 볼 수 있는 MOS는 N-type으로 Gate에 (+)전압이 인가되면 gate의 이산화 실리콘 아래에 전하가 유도되게 된다

리포트 | 6페이지 | 1,500원 | 등록일 2020.06.06

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... 하다.? 실험결과(1) Simulation(2) RTL Viewer2.4 Gated D-Latch, edge triggered D Flip-Flop? 실험목적 : D-latch 와 D ... ), but on past sequence of inputs?SR Latch-Does the circuit to the right, with cross-coupled.NOR gated

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
아주대학교 반도체실험 MOSFET 보고서, 측정데이터 (김상배 교수님 A+)

1. 실험 목표 - MOSFET의 전류 전압 특성을 직접 측정, 분석하여 SPICE 모델 변수를 추출한 다음, SPICE 시뮬레이션 결과와 실험 결과를 비교함으로써 추출된 변수 ... 특성 분석 설계 능력을 배양한다.2. MOSFET SPICE Model 이 실험에서 사용하는 LEVEL 1 MOSFET 모델은 복잡한 물리적 현상을 무시하고 트랜지스터의 동작 ... 원리를 간단한 몇 개의 변수로서 기술한다. LEVEL 1 MOSFET 모델은 해석적으로 MOSFET이 내장된 회로를 분석하는데 주로 사용한다.다음은 LEVEL 1 MOSFET 모델

리포트 | 28페이지 | 2,000원 | 등록일 2019.03.15 | 수정일 2021.08.11

다운로드 장바구니
시립대 전전설2 [3주차 결과] 레포트

this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive를 사용 ... & Methods (실험 장비 및 재료와 실험 방법)가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서(1) AND GATE 모델링첫번쨰, and게이트를 모델링 ... 전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. Purpose of

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
결과보고서 실험 1. Basic Gates

한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.< 실험 과정 및 결과 >(1) 그림 1과 같이 2-input ... 00010010010001101000101011001110→ 회로해석 : 결과 Truth Table에서 보이듯이 실험 4-⒜와 4-⒞는 모두 NOR gate의 역할을 수행 ... < 결과보고서 : 실험 1. Basic Gates >< 목 적 >기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[결과]실험1. Basic Gates

1. Basic Gates1. 실험과정 및 결과?실험1.이번 실험은 2-input AND gate, 2-input OR gate, 2-input NAND gate, 2-input ... NOR gate를 이용하여 3-input gate로 구성하여 논리 연산이 제대로 되는지 확인하는 실험 이었다. gate들의 출력단자를 통해 LED를 연결하여 L1과 L2 논리 값 ... - NAND일 때ABC사진100101111실험1 - NOR일 때ABC사진000010011?실험2.이번 실험은 두 개의 입력 값을 통해 NOT gate와 OR gate와 AND gate

리포트 | 8페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
실험 14 공통 소오스 및 공통 게이트 트랜지스터 증폭기

본 실험의 목적은 교류신호에서의 공통 Source 증폭기와 공통 Gate 증폭기의 전압 이득과 입출력 임피던스를 계산할 수 있고 회로에서 증폭기로 어떻게 작용하는지 이해하는 것이다.< 썸네일 참고 부탁드립니다 >

리포트 | 4페이지 | 1,000원 | 등록일 2019.07.25

다운로드 장바구니
MOSFET 특성 실험예비레포트

2000년도 응용전자전기실험2 예비보고서실험 14 . MOSFET 특성 실험제출일: 2000년 0월 0일분 반학 번조성 명1. N채널 증가형 MOSFET, N채널 공핍 ... 의 이름에 3가지 구조적 특성의 정보를 포함하고 있다.첫 번째, MOS(Metal Oxide Semiconductor)란 Gate단자(금속)와 FET(반도체) 사이에 SiO₂(산화물 ... 과 Source가 분리되어 Gate와 substrate 사이의 Capacitor작용에 의해 채널이 형성되는 경우를 증가형, Drain과 Source가 구조적으로 채널을 이루고 있는 경우

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
실험1 결과보고서 Basic Gates

실험1 결 과 보 고 서*발광다이오드는 불이 들어오지 않아 사용하지 않았습니다.(1) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate ... , 0V, 0V 출력 4.43V》《결과2 입력 5V, 0V, 0V 출력 118.1mV》(c)회로의 경우 3개의 inverter와 1개의 3-input AND gate가 연결된 회로이 ... 서 마찬가지로 하나의 입력값이라도 Low값을 갖게되면 출력은 Low가 되게 된다.●고찰논리 회로 첫 실험을 하면서 여러 가지 조금 어려운 점이 있었던 것 같다. 우선 실험 전 예비보고서

리포트 | 10페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
[기초전자회로실험1] "D latch and D flip-flop, J-K flip-flop" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1D latch and D flip-flopJ-K flip-flop자료는 실제 실험 ... 을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① D latch and D ... flip-flop② J-K flip-flop2. 실험목적D latch and D flip-flop① Study to construct D latch with NAND gates

리포트 | 8페이지 | 1,500원 | 등록일 2019.03.20 | 수정일 2019.03.29

다운로드 장바구니
쌍안정 회로와 RS래치 결과보고서 A+

Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개 ... 고 gated D 래치를 구성하고 실험한다.래치와 플립플롭에 대한 응용을 살펴보고 D플립플롭을 실험한다.2. 자료 및 관찰RS래치(NOR)로 구성하고 data를 10으로 주었다. 불 ... 실험은 RS래치와 D래치를 이해하고 회로로 구현하는 것이다. RS래치는 디지털 실험 책과는 달리 NOR게이트로 구성을 했다. RS래치는 R에 1이 인가되고 S에 0이 인가될때

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

기초 전자 회로 및 실험실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL ... )을 이해 하고 그 사용방법을 익힌다.2.Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증 ... 하는 방법을 익힌다.실험 재료Digilent Nexys4 FPGA BoardVivado Design Suite 2014.4실험 이론1. FPGA이미 설계된 하드웨어를 반도체로 생산하기

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2 ... . 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field Programmable Gate Array(FPGA

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[예비레포트] 유니버셜 게이트 NAND, NOR 에 관하여

1. 실험제목유니버셜 게이트 (NAND, NOR)2. 관련이론* NAND 게이트NAND 게이트란 AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종이다. 게이트 ... 다면 출력은 참이 된다.NAND 게이트의 종류로는 7400: Quad 2-input NAND gate, 7410: Triple 3-input NAND gate 등이 있다.7400 ... NAND 게이트의 구성* NOR 게이트NOR 게이트란 OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종이다. 게이트의 입력을 ?A,?B,?출력을 C라 하

리포트 | 2페이지 | 1,000원 | 등록일 2019.04.18

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
인천대 신소재 오실로스코우프와 신호발생기 사용법

우프와 신호발생기를 이용하여 전압과 주기(T), 주파수(f)를 측정한다.3. 실험관련 이론[1] 오실로스코우프오실로스코우프는 파형분석을 통하여 시각적으로 회로를 분석하는데 매우 ... 측정1) 옴 법칙에 의해 실험 회로 1에서 전압 E=5, 10, 15, 20[V]의 경우 V1. V2의 이론값을 계산하여 표 7-3에 기재한다.2) 오실로스코우프 CH1, CH2 ... 를 교정한다.3) 실험 회로 1을 결선하고 표 7-3에 표시한 인가전압에 대해 저항 양단의 전압 V1과 V2 를 오실로스코우프로 측정하여 표 7-3에 기입한다. 이 때 AC-GND-전압

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.01 | 수정일 2021.04.07

다운로드 장바구니
2 MOSFET Digital Logic Gate 결과

GATEVAVBVout0V0V4.2V0V5V0.0007V5V0V0.0008V5V5V0.0002V○ 위와 같은 실험회로의 Logic GATE 를 구성하여 Vout의 전압을 측정한 결과이 ... 다.○ NAND GATE를 저항으로 설계한 회로와 Active Load를 이용하여 MOSFET Rds로 설계한 회로 비교실험 1에서 NAND GATE를 저항으로 설계한 회로 ... < 02. MOSFET Digital Logic Gate 결과보고서 >20133172 채 현실험 결과[ 실험 1 MOSFET NAND GATE ]( Active Load를 이용

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니

이전10개 29 30 31 32 333435 36 37 38 다음10개

파워링크

신청하기