"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 241-260 / 2,110건

전자전기컴퓨터설계실험3 - 결과레포트 - 실험11 - MOSFET(MOSFET Amplifier Circuit) (A+)

”를 위한 실험 순서 및 측정 방법PSpice에서 설계한 Common-Source Amplifier를 기판에 납땜해 구현한다. 이때 회로를 쉽게 수정하기 위해 RG1를 가변저항 ... - Hyperlink \l "_Toc57290028" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57290028 \h - 1 - Hyperlink ... "_Toc57290031" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF _Toc57290031 \h - 2 - Hyperlink \l

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
gate를 이용한 결합, 분배, 보수성의 법칙 설계

목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 오실로스코프의 사용방법② 2중 NOT Gate를 이용한 회로 구성 ... Gate의 펄스 파형을 확인한다.여러 가지 게이트를 이용하여 회로를 구성하고 출력값이 High(1)인지 Low(0)인지 알아보는 실험이다.불 대수 법칙을 게이트에 적용하여 회로를 구성 ... 하고 출력값이 High(1)나 Low(0)로 나오는지 알아보는 실험이다.3. 실험 기구● 논리회로 실험장치 (브레드보드)IC칩과 도선을 연결해 회로를 구성하고 최대5V 까지 전압

리포트 | 26페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과를 나타낼 때까지 걸리는 시간을 의미한다. 이 전파 지연 시간이 게이트의 입출력 ... 를 실험을 통해 확인해보며 후에 이러한 논리 게이트들로 이루어진 회로에서 각 게이트들의 역할을 알고 있으므로 전체 회로의 결과를 이해할 수 있다. ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.28(목)분반, 조**분반, *조학번

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 실험10 A+ 결과보고서

) 0일 때는 Slave(나중 NAND gate 4개)가 작동되었습니다. 그래서 회로를 작동시키기 위해서는 CP를 1 (Master)에서 0 (Slave)로 조정을 해야 전체 회로 ... 실험 10 결과 보고서실험 결과 및 논의Master-Slave Flip-Flop은 2개의 Clocked Flip-Flop과 NOT 게이트로 구성됩니다. 상향예지 트리거 방식 ... 습니다. SR이 01일 때는 0, 10일 때는 1이 나오고 00일 때는 그 전의 결과값이 그대로 유지되었습니다. CP가 1일 때는 Master가 작동하고(처음 NAND gate 4개

리포트 | 1페이지 | 1,500원 | 등록일 2022.04.09

다운로드 장바구니
아주대 논리회로실험 실험8 Counter 예비보고서

.10과목명: 논리회로실험교수명:분 반:학 번:성 명:실험8 예비보고서- Counter -1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 ... 를 통해 쉽게 확인할 수 있다.4. 실험 과정- 실험1(3진 Counter ? 비동기식 Counter)1) 다음 회로도와 같이 74HC08, 74HC76을 준비하여 Bread ... 를 연결한 후 clock signal에 따라 LED의 변화를 확인한다.- 실험2(3진 Counter ? 동기식 Counter)1) 다음 회로도와 같이 74HC08, 74HC76

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
아주대 논리회로실험 실험5 Decoder & Encoder 예비보고서

3. 실험 이론1) Decoder디코더는 부호화된 입력을 부호화된 출력으로 변환하는 다중입력, 다중출력을 하는 논리회로로 일반 ... - HHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHHHLLHLLHHHHHHHHHHLH4. 회로 결선도- 실험1(2x4 Decoder), 실험2(BCD to Decimal ... Decoder)- 실험3(Encoder Excess-3 code), 실험4(8x3 Priority Encoder)5. 실험 과정- 실험1(2x4 Decoder)1) 다음 회로도

리포트 | 10페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
비교기, 보수기, 패리티 검사기 설계

, off 되었을 때 출력을 Low라고 할 때 이 조건을 만족시키는 논리 회로도를 설계하시오.위의 그림처럼 나온다.② 선택형 XOR/XNOR Gate 실험입력 스위치A, B, C ... 목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과5-1. 검토6. 고찰1. 실험 제목① XOR Gate (7486사용)② 선택형 XOR XNOR ... Gate③ 1비트 비교기④ 보수기⑤ 패리티 검사기2. 실험 목적XOR Gate의 사용법과 기본논리 동작을 이해하고 실험을 통해 동작 특성(진리표)을 확인한다.XOR Gate를 이용

리포트 | 19페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
4주차 결과 - 논리 게이트 및 부울 함수의 구현

의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.각 Gate 마다 쓰여 있 ... 기초회로실험1제출:2015.03.304주차실험제목 : 논리 게이트 및 부울 함수의 구현실험(1) SN7408로 회로를 결선하고, 1)B=0, 2)B=1, 3)B=open 상태 ... 는 숫자가 달라서 그것으로 구별을 하였습니다. 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인

리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
판매자 표지

[A+] 전자회로설계실습 4차 예비보고서

설계실습 04. MOSFET 소자 특성 측정이름: xxx학번: 20xxxxxx학수번호: xxxxx-xx실험조의 번호: x조실험조원의 이름: xxx, xxx, xxx1. 목적MOS ... 을 구하여라.교재 이론부에 수록된 Data Sheet에서 ON Characteristics 중 2N7000 MOSFET의 부분을 참고하면 Gate Threshold Voltage ... 에서 동작한다.Drain 전류는 를 만족한다.위의 식에 따라 을 구하면 아래와 같다.위에서 구한 을 이용하여일 때 을 구하면 아래와 같다.3.2 MOSFET 회로도 구성 및

리포트 | 4페이지 | 1,000원 | 등록일 2023.06.21 | 수정일 2023.06.23

다운로드 장바구니
핵심이 보이는 전자회로실험 9장 결과보고서

을 측정하기 위해 다음과 같은 실험회로를 구성한다.N-채널 MOSFET의 소오스, 게이트, 드레인 단자를 잘 구별하여 소오스 단자가 왼쪽에 드레인 단자가 오른쪽에 위치하도록 브레드보드 ... 의 출력이 1V가 되도록 설정한 후, 실험회로의 단자에 연결하여 1V가 되도록 한다.삼각파 출력모드로 전환하고 주파수가 100Hz, 진폭이 4v, 오프셋전압이 4v가 되도록 설정 ... 를 측정하여 해당 칸에 기록한다.9-2) N-채널 MOSFET의 특성 측정하기N-채널 MOSFET의 특성을 측정하기 위해 다음과 같은 실험회로를 구성한다.DC전원공급 장치의 출력이 4

리포트 | 7페이지 | 1,000원 | 등록일 2021.12.29

다운로드 장바구니
실습 11. 카운터 설계 예비보고서

을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.11-2. 실험준비물부품JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR ... gate 74HC02 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 2개LED BL-R2131H(743GD) : 4개Switch : 1개저항 330Ω ... 비동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력

리포트 | 4페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
최소한의 IC칩을 사용해 7-segment 구동 실험

. Quartus 시뮬레이션177. Orcad를 이용한 회로도 작성218. 실험 결과 및 검토229. 고찰301. Term Project의 목적Term Project의 목적은 4개 ... 작동이 되는지 확인 후 Orcad를 이용하여 전체 회로도를 설계하고 각 Gate의 핀 번호를 표시하고 각 Gate별로 IC칩을 부여한다.브레드보드에 Orcad로 설계한 회로를 설계 ... (2-input XOR Gate) ---- 1개RARROW 총 9개의 IC칩이 사용되었다.8. 실험 및 결과 검토SW_ASW_BSW_cSW_dSeg_gSeg_fSeg_eSeg

리포트 | 31페이지 | 2,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 11주차 예비레포트+LTSpice회로 - CS Amplifier Characteristics

bypass capacitor를 포함하는 것 – 에 대하여 시뮬레이션과 회로 실험을 통해 performance parameter들을 측정하고자 한다.I.2.Purposes of ... documentation본격적인 실험에 앞서 performance parameter에 대한 이론값을 도출해보고 회로이론적으로 계산한 값과 비교 및 분석한다. II.Summary of ... haracteristic을 분석하는 방법이다.II.2.CS Amp[Common-Source Amplifier]참고문헌 [2]에 따르면 gate와 drain을 통해 신호가 입력되고 출력되는 회로

리포트 | 5페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험6 ... ) 실험이론(1) 래치(Latch)- 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖 ... 5744. LED 4개5. 330Ω 저항 4개pin map, IC gate, Truth Table74HC0474HC0074HC7674HC1074HC5744) 실험과정 및 예상 결과실험

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

[전자공학응용실험] 능동 부하가 있는 공통 소오스 증폭기 예비레포트

는 전자회로실험Microelectric_circuit.sedra/smith6. Preliminary report question & Simulation results based on ... . 또한 구성한 회로의 특성을 파악하고자 한다.2. Related theories좌측의 회로는 전류원 부하를 PMOS 트랜지스터를 이용하여 구현한 공통 소오스 증폭기 회로이 ... 다. Q3의 Drain 단자를 Gate에 연결하였는데 이 Drain의 전압이 감소하게 되면 Q2의 Gate의 전압이 감소하고 MOSFET의 전류의 증가로 이어지며, 이에 반발하듯 Q2

리포트 | 5페이지 | 2,000원 | 등록일 2022.12.19

다운로드 장바구니
[예비보고서] 설계실습 8. MOSFET Current Mirror 설계

이다. 따라서 의 이다.그러면 의 =이며, 정리하면 의 Gate 전압 이다.또한, 의 이다.(B) 인 Cascode 전류원을 OrCAD로 설계하여 회로도를 제출 ... 전자회로 설계실습 예비보고서설계실습 8. MOSFET Current Mirror 설계1. 목적n-type MOSFET을 이용하여 특정 Reference 전류가 흐를 수 있는 단일 ... . 설계실습 계획서3.1 단일 Current Mirror 설계그림 1의 회로와 같이 Current Source에서 M1, M2로는 2N7000 (Fairchild)을 이용하며인 경우

리포트 | 6페이지 | 1,000원 | 등록일 2022.06.30

다운로드 장바구니
아주대 논리회로실험 실험9 RAM 예비보고서

ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2020.11.13과목명: 논리회로실험교수명:분 반:학 번:성 명 ... inputRead/WriteinputSRQLXXXXXXHLLLHLXHLHHLHXHHLLLQ(t-1)Q(t-1)HHHLLQ(t-1)Q(t-1)4. 회로 결선도- 실험1(2-bit RAM), 실험2 ... (16-bit RAM)5. 실험 과정- 실험1(2-bit RAM)1) 다음 회로도와 같이 74HC00, 74HC03을 준비하여 Bread Board에 연결한다.2) 입력 QE0,1

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보 ... 고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.[3]How many programmable ... logic gates are there in one of our FPGA(XC3S200, Spartan 3 Family, Xilinx)? Refer to the attached

리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트

으로 Digital의 가장 기본적인 게이트 소자의 특성을 배우고 실습하여 쉬운 실험을 하였지만, 한편으로 가장 중요하고, 기초가 될 수 있는 Digital 회로를 배운 기회라고 생각한다. ... 아날로그 및 디지털 회로 설계 실습-실습 7 논리함수와 게이트-설계실습 내용 및 분석설계한 논리게이트 구현 및 동작Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V ... , 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정

리포트 | 24페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
2. Switching Mode Power Supply (SMPS) 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

파형을 확인한다.실험을 통해 PWM 제어 회로의 4번 단자에서 톱니 파형을, 6번 단자에서 출력전압(V` _{o} `) 파형을 관찰하였다. 스위칭 주파수 f = 12.5kHz ... 형 컨버터임을 알 수 있다. PWM 제어회로에서 나온 스위칭 신호(구형파 펄스)가 Gate에 인가되면 스위칭 주기로 on, off를 반복하며 L에 축적된 에너지가 환류 다이오드 ... 아날로그 및 디지털 회로 설계 실습-실습 2 결과보고서-Switching Mode Power Supply (SMPS)학과 :담당 교수님 :제출일 :조 :학번 / 이름 :2-4

리포트 | 9페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기