서강대학교 디지털논리회로실험 레포트 6주차

최초 등록일
2020.08.12
최종 저작일
2019.09
19페이지/워드파일 MS 워드
가격 1,000원 할인쿠폰받기
판매자vack**** (본인인증회원)
다운로드
장바구니
자격시험 이용후기 이벤트

소개글

"서강대학교 디지털논리회로실험 레포트 6주차"에 대한 내용입니다.

목차

1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 결론 및 토의
7. 참고문헌

본문내용

1. 실험제목: flip-flops and register
2. 실험 목적:
1) flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.
-SR, D, JK, flip-flops
-setup time과 hold time에 대해 이해한다.
2) Registers의 동작원리를 이해한다.
3) ISE의 simulation 기능에 대해 배운다.
3. 이론
1) sequential 회로 : 순차 논리 회로(sequential)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 말한다. 순차 논리회로에서 한 시점에서의 상태는 이전 과정들을 포함하며 이를 근거로 이후의 동작이 결정된다. 상태들의 변화는 clock이라 불리는 신호에 의해 지정되는 시점에서 결정된다. 그림 1은 clock 및 이와 관련된 용어들의 정의를 포함하고 있다.

그림 1. clock 및 이와 관련된 용어들
t_per은 연속적으로 반복되는 clock의 주기를 의미하며 주파수는 이의 역수이다. Clock 신호의 duty cycle은 주기에 대한 clock신호가 assert level에 머무는 시간의 비를 의미한다. 예를 들어 그림 1-(a)는 active high clock이기 때문에 duty cycle이 t_H/t_per이고 그림 1-(b)의 경우에는 t_L/t_per이 된다.
2) Latches/Flip-flops
Latch와 flip-flop은 순차 논리회로 설계의 기본이 되는 function block들이다. Flip-flop은 한 clock 신호에 따라 입력 상태가 sample되어 출력의 상태를 변화시키는 경우를 일반적으로 일컫는다. 반면, latch는 모든 입력 신호의 변화에 대해 clock과 관계없이 출력이 언제든지 변화될 수 있는 경우를 말한다.
2-1) SR(Set-Reset) latch

그림 2. SR latch
그림 2-(a)는 NOR gate를 이용해 구성된 SR latch를 보여준다. 두개의 입력에 대해 Q와 /Q로 불리는 두 개의 출력을 갖는다. 대개 Q와 /Q는 반대 상태를 가지지만 S=R=1일 때는 같은 상태를 갖게 된다.

참고 자료

S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design”, 3rd Edition, 2009

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

vack****
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
16
ㆍ전체 판매량
13
ㆍ최근 3개월 판매량
9
ㆍ자료후기 점수
받은후기없음
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서 10페이지
      디지털논리회로실험 예비 보고서 [7주차] 실험 6. Flip-flops ... 대학교 전자공학과, 디지털 논리회로 실험, 서강대학교, 2017 3) 74LS76 데이터 시트 ... and Shift Registers 1. 실험 목적 1) Flip
    • 파일확장자 논리회로실험 A+예비보고서 6 Latch & Flip-flop 6페이지
      enable-하나 이상의 비트들을 저장하기 위한 디지털 논리회로 ... 1. 실험 목적-여러 종류의 flip-flop을 구성해보고 그 동작 ... 또는 1이 유지되는 동안 입력에 따라 출력이 변한다.2) Flip-Flop
    • 한글파일 고려대 디지털시스템실험 Latch 와 Flip-Flop 8페이지
      디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 ... 시스템 설계 및 실험 디지털 시스템 설계 및 실험 2017 전기전자 ... Flip-Flop 실험목표 1. SR Latch 설계 2. SR Latch
    • 한글파일 [기초회로실험]D Flip-flop의 설계 3페이지
      -flop를 설계하고 설계 후 디지털 회로의 결과를 알아본다. 2. 실험 ... 들을 이용하여 D flip-flop을 설계하고 설계 후 디지털 회로 ... D Flip-flop의 설계 1. 실험 목적 가. Logic Lab
    • 한글파일 논리회로실험 결과보고서6 Latch & Flip-Flop 5페이지
      6. Latch & Flip-Flop 실험 과정 및 결과 Part 1 ... 은 지금까지의 실험과는 그 성격이 달랐는데, 지금까지 구성해왔던 조합논리회로 ... Flip-Flop과 Latch의 개념을 숙지하고, 그 차이점에 대해 알아보는
    • 워드파일 JK Flip Flop 과 클락 생성 8페이지
      신호의 크기는 전압으로 나타난다. 디지털회로에서 전압은 보통 논리 ... L의 시간비인 듀티비 가 있다. 클럭 신호는 디지털회로에서 많이 사용하므로 ... 수는 디지털 회로 설계 요구사항에 따라 결정하는 것이 일반적이다. 규모가
    • 한글파일 Experiment+22 실험 22. Flip-flop 회로 7페이지
      실험 22. Flip-flop 회로 제출일 : 2016 년 11 월 ... . flip-flop이란 간단하게 설명하면 1비트를 기억하는 논리회로이다. 전원이 ... CP가 1이 되는 시점에 변경된다. 실험 22. Flip-flop 회로
    더보기
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    서강대학교 디지털논리회로실험 레포트 6주차