시립대 전전설2 [2주차 결과] 레포트
- 최초 등록일
- 2019.07.29
- 최종 저작일
- 2018.09
- 8페이지/ MS 워드
- 가격 2,000원
목차
1. Introduction (실험에 대한 소개)
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
3. Results of this Lab (실험 결과)
4. Conclusion (결론)
5. Reference (참고문헌)
본문내용
가. Purpose of this Lab
ISE 시뮬레이션을 이용하여 simulation Run time을 설정하여 원하는 파형을 출력하는 것이다. 이번 실험에서는 AND 게이트와 Half adder, Full adder, Ripple Carry Full adder등을 자일링스를 이용하여 설계하고 설계한 각각의 소자들를 키박스와 연동하여 설계한 게이트를 활용하는 것이다.
나. Essential Backgrounds (Required theory) for this Lab
Full adder
전가산기는 반가산기와 더불어 컴퓨터 구조에 있어서 가장 중요한 요소 중 하나이다. 전가산기는 쉽게 말해서 가수, 피가수에 올림수까지 더해져 세 가지 입력값을 가지는 조합회로라고 할 수 있다. 반가산기와 다른 점이라면 여기서는 올림수가 있기 때문에 더욱 복잡한 출력값을 가질 수 있다는 점이다. 전가산기는 진리표로 보면 상당히 간단하지만 부울식을 유도하는 과정을 이해하는 것이 중요하다.
Half adder
피가수 및 가수 두 개의 입력을 받아 올림수(C)의 합(S)과 새로운 올림수 두 개의 출력을 출력하는 가산, 즉 두 비트를 더하여 합과 올림수를 만들어내는 회로로 2진 비트를 쓰는 컴퓨터 회로이다. 그림과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리하는 것이 불가능하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.
리플캐리가산기
전가산기를 병렬로 연결하면 여러 비트로 구성된 2진수의 덧셈 연산을 수행할 수 있다. 4개의 전가산기를 병렬로 연결해서 4비트의 2진수 덧셈을 수행하는 병렬 가산기이다. 단순히 4단의 전가산기를 연결하면 되므로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry를 받아서 윗단의 계산을 할 수 있으므로 동작시간이 비교적 길게 걸린다는 단점이 있다.
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서
참고 자료
https://www.researchgate.net/figure/Half-adder-circuit-diagram_fig1_272015389
https://es.scribd.com/document/39164163/Spartan-3
http://kr.gobizkorea.com/blog/kr_catalog_view.jsp?blog_id=1999- 03495&co_lang=1&group_code=&obj_id=785056