디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

소개글

SR latch를 응용한 D latch, JK FF, D 플립플롭을 이용한 Register, Shift Register
그리고 Register를 응용해서 만든 가감산기(덧셈,뺄셈)

목차

1. 실험제목
2. 실험목표
3. 실험결과
4. 토의

본문내용

실험목표
1. SR Latch 를 설계한다.
2. SR Latch 를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop 을 설계한다.
3. D Flip-Flop 을 이용하여 Negative-Edge-Triggered JK Flip-Flop 을 설계한다.
4. Negative-Edge-Triggered JK Flip-Flop 을 이용하여 BCD Ripple Counter 를 설계한다.

실험결과
이번 실험은 각종 Flip-flop을 구현하고 최종적으로 이를 이용하여 BCD Ripple Counter와 Register를 이용한 한자리 정수 덧셈 뺄셈 계산기를 구현하는 것이 목적이다.

* 본 자료는 사진 위주로 구성되어 있습니다.

참고 자료

없음