서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

최초 등록일
2017.09.04
최종 저작일
2016.09
8페이지/워드파일 MS 워드
가격 1,300원 할인쿠폰받기
판매자lp**** (본인인증회원) 1회 판매
다운로드
장바구니
자격시험 기출문제 무료로 풀어보고 커피 한잔 어때요?

목차

I. 실험 소개
II. 실험 도구
III. Pre-Lab
IV. Reference

본문내용

I. 실험 소개
• 실험 목적
A. Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해한다.
• 실험에 필요한 배경 지식
A. Decoder
N bit의 binary 입력 신호를 2^n개의 출력 신호로 변환시키는 동작을 수행한다.
B. Mux
N개의 Input Data를 입력 받아, 그 중 하나를 선택하여 Output으로 출력하는 논리 회로

II. 실험 도구
 Laptop - ISE Digital Design Tool (Version - 14.7)
 HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)

참고 자료

교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

lp****
(본인인증회원)
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
21
ㆍ전체 판매량
72
ㆍ최근 3개월 판매량
1
ㆍ자료후기 점수
평균 B
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre