"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 세계 시계 7segment 회로 개수 fpga 프로젝트 vhdl 사각형 vhdl 스탑워치 vhdl calculator

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 301-320 / 517건

vhdl을 이용한 무인 dvd방 운영 시스템 설계

. Schematization4. VHDL coding5. Simulationwww.themegallery.comCompany LogoCreative idea무인 DVD방 운영 시스템 ... ) centerVHDL coding(1) centerwww.themegallery.comCompany LogoVHDL coding(2) managementwww.themegallery.c ... 으면 1을 다르면 0을 출력한다.www.themegallery.comCompany Logo구조도www.themegallery.comCompany LogoVHDL coding(1

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2010.11.09

다운로드 장바구니
VHDL-Pre lab - Counters

functional behaviors-write VHDL codes-make an input/output pin assignment-write the test bench for the ... its functional behaviors-write VHDL codes-make an input/output pin assignment- write the test bench ... behaviors-write VHDL codes-make an input/output pin assignment-write the test bench for the counter-Do a

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
[토끼] BCD to EX-3 code converter (combinational circuit)

최종 구현 회로도 >최종적으로 최적화 시킨 회로이다.불필요한 인버터를 모두 줄이고 필요한 게이트만 위치시켰다.< VHDL BCD_EX3 code >LIBRARY IEEE; USE ... 1.TitleBCD to EX-3 code converter (combinational circuit)2.Name3.Abstract본 실습에서는 BCD 를 Excess-3 c ... 한다. 입력에 스위치를 통하여 BCD 를 인가하고 출력에 LED 를 연결하여 EX-3 code 를 확인 한다.4.Background1. specificationdecimal 5에 대한

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.16

다운로드 장바구니
[논리회로실험] 실험7. shifter

과 목 : 논리회로설계실험과 제 명 :VHDL을 이용한 순차회로설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05 ... ..Introduction이번 실험에서는 VHDL을 이용하여 순차회로를 설계하였다. 자세히 이야기 하자면 여러 가지 shifter를 설계하였다. 이번에 설계한 shifter는 'Circular ... reset을 설계한다. 이 reset의 조건을 만족하면 모든 값이 0이 된다. 코드는 아래와 같다.if( reset = '0' ) then -- Asynchrous negative resetclk_d

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

적으로 다음과 같은 코드를 작성한다.Pin Assignment CodeCompileCompile컴파일을 마치면, 위와 같이 Synthesize, Implement Design ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

) 실험 목적2) 실험에 필요한 기본 이론3) 실험 순서A. Project 생성후 New Source Wizard 설정B. VHDL coding 후 SAVE 및 Syntax c ... VHDL를 이용하기 위해서는 C언어처럼 coding 작업이 필요하다. 또한 coding된 source는 저장되야 한다. 새로운 source code를 작성하고 이에 Project ... Bench 수행하여 VHDL 코드 작성4. Test bench를 이용한 Simulation ResultsF. Behavioral simulation(Functional s

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
VHDL 디지털시계 최종보고서 시뮬레이션(소스 포함)

VHDL- 디지털 시계-Term PROJECT5조200##### ###※ 목차 ※1. 작품 선정동기 및 개발 목적/목표2. 개발내용- 소스코드- 시뮬레이션1. 작품 선정동기 및 ... 을 완벽히 소화시키기에는 짧은 시간이라고 생각했습니다. 그래서 1학기때 많이 보고 경험했던 디지털시계로 의견이 모아졌습니다.이미 한 번 쯤은 경험해 보았지만 처음으로 배운 VHDL ... 에서 간단한 칩으로만 만들었던 회로를 VHDL 방식으로 변환시켜 그것을 응용함으로써 더욱 완벽히 VHDL에 대한 것을 알아 가기 위해 선정을 하게 되었습니다.조원들의 의견을 종합

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2013.01.26 | 수정일 2023.03.08

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

IntroductionModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다.Design① Describe what ... 에서 OR연산을 의미하는 'or'를 넣으면 된다.· XOR 게이트OR 게이트와 같은 방식으로 코드를 구성한다. OR 게이트에서와 다른 점은 'or'대신에 'xor'을 사용한다는 것이 ... _andc_orc_xor*************1111110⑤ Discuss how test itTestbench를 이용하여 test하였다. 사용한 Testbench 코드는 아래와 같

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
BCD to EX3 Code Converter

BCD to EX3 Code Converter1. Specification10진 디지털에 대한 Excess 3 code는 10진 디지트에 플러스 3을 해주는 코드이다. 이러 ... 을 작성하고, 각각 스케메틱과 VHDL로 설계한다.2. formulationTruth TableDecimal DigitInputOutputBCDExcess-3ABCDWXYZ0 ... ) generate programming(bit) file(5) download bit file(6) 동작 확인7. VHDL Codelibrary IEEE;use IEEE.STD_LOGIC

Non-Ai HUMAN
| 리포트 | 8페이지 | 5,000원 | 등록일 2009.05.27

다운로드 장바구니
VHDL-Post lab - Mbit 가산기와비교기 !! (A+리포트 보장)

4-bit adder– describe its input output signals– describe its functional behaviors– make VHDL codes– make ... omparator– describe its input output signals– describe its functional behaviors– make VHDL codes– make a ... 하다는 뜻이다. 즉 component 구성 소자에 대한 port 를 설정해 주지 않으면, VHDL coding 자체가 무의미하게 돌아갈 우려가 있다.2> component 설정을 확실

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
순차회로 설계 - FSM 결과보고서

를 Schematic 기법으로 구현하였다.(6) 출력결과- 왼쪽부터 각각 S1, S2, S3의 출력값이다.- S4와 S5의 상태는 출력되지 않았는데, VHDL 코드를 살펴보았더니 switch ... -Y100000001S2S2S4S5-Y200000111S3S3S2S4-Y300011111S4S1---Y411100000S5S3---Y511111100(3) 소스 코드 - 스위치 ... tering 현상을 D flip-flop을 사용하여 문제점을 해결하였다.(4) 소스 코드 - 무어 머신- State Diagram을 case ~ when ~ end case 구문을 이용

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습

를 보내도록 한다. 그렇게 5->6->7이 반복되는 카운터가 된다.-VHDL--RTL Viewer-코드부분은 10진카운터때 divide하던법이랑 거의 비슷하다. 10진카운터에서는 초기값 ... VHDL 및 실습ReportSR F.F.~12진 카운터제출일2013년 4월 1일최종기한2013년 4월 1일담당교수최 종 성 교수님학과전 자 공 학 과학번2009144029이름 ... 우 경 제1. 실습명 : 4주차 VHDL 실습2. 실습목표 :(1) SR F.F.(2) Gated SR F.F(3) D F.F.(4) JK F.F.(5) Ripple 4-bit

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
[토끼] 응용논리_4× 1 MUX를 4가지 구문을 이용하여 VHDL로 설계, 시뮬레이션, 합성 과제 ( IF 문, CASE 문, When~else 문, With~select

과제: 4× 1 MUX를 다음의 4가지 구문을 이용하여 VHDL로 설계 하고 시뮬레이션, 합성 하여라. ( IF 문, CASE 문, When~else 문, With~select ... 문 ) (1-1) IF 문을 이용한 4×1 MUX의 VHDL CODElibrary IEEE;use IEEE.std_logic_1164.all;entity mux41 is ... ; else Y

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2013.01.14 | 수정일 2020.07.13

다운로드 장바구니
[논리회로실험] 실험10. LCD

에서는 VHDL을 이용하여 LCD창에 원하는 문자열을 출력하는 회로를 설계한다. 8자리의 2진수에 각각 특정 문자가 저장되어 있다. 우리는 원하는 문자열을 출력하기 위해 필요한 메모리 ... 와 클리어, 커서이동에 대한 명령코드를 가지고 있다. IR은 써넣기만 가능하고 읽기기는 되지 않는다.② 데이터 레지스터(DR) : D.D.RAM, C.G.RAM에 데이터를 읽거나 써 넣 ... (Character Generator ROM)는 5×8 도트, 5×10 도트의 글자를 발생시킨다. 위의 표 1은 5×8도트의 문자코드를 나타내었다.⑤ Display Data RAM(D

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
VHDL-Pre lab - Mbit 가산기와비교기 !! (A+리포트 보장)

4-bit adder– describe its input output signals– describe its functional behaviors– make VHDL codes– make ... omparator– describe its input output signals– describe its functional behaviors– make VHDL codes– make a ... Fullader와 4bit comparator를 이용하여 8bit 가산기 및 비교기를 VHDL code로 디자인 해본다.2. 실험 이론지식 M-bit Adder / M-bit c

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
VHDL-Post lab - FF and S-P conversion

화면 표시에 내가 직접 code를 짜지는 않았지만, 이를 실험해 봄으로써 정말 VHDL code를 배운다는게 이런 희열감에서 배우는 것이구나 라는 것을 알 수 있게 해주는 실험 이었다다. ... 하다가, 한마디로 괜히 VHDL 코드를 간단화 시키려고 하다가 예상치 못한 결과 Simulation을 얻게 되었다. 분명 Synthesize 합성에서도 이상이 없었는데 Simulation ... 할 때 오류가 나는 것이었다. 화면에도 표시가 이상하게 나는 것을 볼 수 있었다. 실제 실험 시에는 VHDL 코드 표현에서 INPUT 값을 din으로 하나로 집어 넣어줌으로써 에러

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
순차회로 설계 결과보고서

때 출력값은 항상 값을 유지하였다.2. 8비트 시프트 레지스터 VHDL 코딩(1) 소스 코드 - D F/FD F/F8bit shift register- reset에 1이 입력 ... 를 한다.2. 실험 결과- 실험 1. JK F/F(1) 소스 코드JK F/F 진리표- 진리표를 참고하여서 rising edge의 clock이 걸릴 때마다 Q(t+1)이 출력되도록 설계 ... 도록 설계하였다.- Q, Q_bar는 입력과 출력에 모두 활용되므로 multiple source 오류 방지를 위해 inout을 사용하였다.(2) 테스트 벤치 코드- PR 기능이 올바르

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
DECODER

om/SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL ... library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use ... 대표적인 것이 신플리서티에서 나온 ‘Synplify’라는 툴이다. 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
Digital clock chip - TIME, DATE, TIMER Blocks

- Uncomment the following library declaration if instantiating---- any Xilinx primitives in this code.- ... . Purpose이번 실습에서는 digital clock chip 에 있어 사용되는 TIME, DATE, TIMER BLOCK을 VHDL로 설계한다.2. Problem statement① ... BLOCK 은 미리 설계되어 제공 되므로 DATE 와 TIMER BLOCK 을 설계한다. 이 후 설계한 각 BLOCK 을 주어진 테스트 벤치 코드를 이용하여 시뮬레이션하여 에러

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,500원 | 등록일 2011.06.06

다운로드 장바구니
논리회로실험 2014 Calculator

진수) 출력의 범위는 00~FF (16진수)이다.[ 그림 3 ] module의 관계VHDL 코드의 구조는 LCD_DISPLAY의 상위 모듈에 LCD_TEST, DATA_GEN ... 다.[ 그림 4 ] pin table3. Sources & Results1) VHDL sourcelibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기