"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 261-280 / 2,110건

(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험6 ... ) 실험이론(1) 래치(Latch)- 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖 ... 5744. LED 4개5. 330Ω 저항 4개pin map, IC gate, Truth Table74HC0474HC0074HC7674HC1074HC5744) 실험과정 및 예상 결과실험

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
[A+결과레포트 전자회로설계실습]9. Current-Steering 회로와 Differential Amplifier 설계

내용 및 분석3.1 Current steering회로의 구현3.2 Differential amplifier 회로4. 결론1. 요약이번 실험에서는 NMOS을 이용하여 Current ... -steering 회로와 differential amplifier를 설계, 구현, 측정하는 실험을 하였다.Current-steering 회로를 실제로 구현한 결과, 1.03 mA ... .17V로 M1의 와 같게 출력되었다. 그 이유는 M1의 Drain과 Gate가 전선으로 연결되어 있기 때문이고 PSPICE상 시뮬레이션 결과와 실험 값의 오차율은 1.29%로 측정

리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초아날로그실험 4주차 예비레포트

*************1111001101111011110표 SEQ 표 \* ARABIC 2위의 truth table과 실험 결과를 비교해보자. 실험의 편의를 위해 PMOS에 전류가 흐르게 만드는 경우(= 0) Gate에 0V ... Active 소자의 이해 및 실험예비보고서학번 이름1. 이론1.1 PN 접합1.1.1 P형/N형 반도체기본적으로 반도체란 도체와 부도체 중간에 있는 물질로 상황에 따라 전기 ... 이Drain은 Source에서 공급해준 캐리어가 들어오면 연결된 또다른 소자로 방출시킨다. Gate는 전압에 따라 Source와 Drain에 흐르는 전류의 크기를 조절해준다.1.3

리포트 | 14페이지 | 1,000원 | 등록일 2023.07.03

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 4. MOSFET 소자 특성 측정

source→VDC 이름 적기(Gate 전압), Start value→ 0V, End value→5V, Increment→0.1V][그림 4. 그림 3 회로의 시뮬레이션 결과](C ... 한 오차가 발생한 이유는 그림 2의 PSPICE회로를 보면 로 설정한 power supply의 내부저항을 임의로 설정했기 때문이다. 따라서 위의 오차는 실험 조건의 차이로 발생 ... , 을 구해보면3.2 MOSFET 회로도 구성 및 시뮬레이션 (OrCAD PSPICE)(A) OrCAD를 이용하여 그림 1의 회로도를 설계하여라.(2N7000/FAI 이용 와

리포트 | 5페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
논리 게이트 및 부울 함수의 구현 결과

고찰5주차 실험은 논리함수 개념과 Gate의 구조 및 기능을 습득하고 부울 대수를 사용한 논리회로 표현 방식 및 등가 회로를 익히는 실험이었다.실험1)에서 사용한SN7408 회 ... 회로실험 결과보고서논리 게이트 및 부울 함수의 구현실험 제목논리 게이트 및 부울 함수의 구현실험 과정기구디지털 멀티미터전원공급기오실로스코프브레드보드과정실험1)SN 7408 회로 ... 를 결선하고(VCC 전원과 GND 접지는 각각 14번, 7번 핀에 연결) 표와 같이 값을 입력한 후 결과를 확인한다.AB과정 사진00011011실험3)SN7432 2입력 OR 회로

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.20

다운로드 장바구니
기초실험 16장 J-FET의 특성 및 응용 결과 레포트

.140.7627.633SCR이 ON상태에 있을 때 Gate 스위치 s2를 개방함에 따른 anode 전류의 영향실험순서 (7) 게이트에 전압이 인가되지 않아 흐르지 않는다. (10 ... 하여라.(7) 이 실험에서 anode전류를 제어하는데 gate tigger원으로써 ac와 dc의 유효성을 비교하여라.실험결과를 보면 SCR은 AC와 DC모두를 사용하여 전류를 제어함을 볼 ... 의 파형에서 peak 전압 0.7V위로는 차단되었는 것을 확인할 수 있다. 위상제어 역할을 하는 SCR결과가 제대로 나온 것이다.다음 실험으로는 같은 실험이지만 dc gate 전류

리포트 | 6페이지 | 1,500원 | 등록일 2020.10.29

다운로드 장바구니
전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양 ... 한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... - 입력값과 회로의 현재 상태에 따라 출력값이 결정되는 회로- 정보의 이전 상태를 기억할 수 있는 게이트들의 집합예 : 곱셈기, 레지스터, 카운터3. 실험의 내용1) 실험 준비물

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
12. Stopwatch 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

를 높이고 Datasheet 를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.3. 실습 준비실습 준비물부품Inverter 74HC04NAND gate 74 ... 아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.12.02(목)분반, 조**분반 ... , *조학번2*******이름***1. 실습을 위한 이론적 배경:Stopwatch 설계를 위해 높은 사양의 stopwatch 제작 이전에 부분 회로(sub-system)를 하나씩 완성

리포트 | 11페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
실습 7. 논리함수와 게이트 예비보고서

실습 7. 논리함수와 게이트7-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치 : 2개AND gate 74HC08 : 2개OR ... gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR gate 74HC02 : 1개XOR gate 74HC86 : 1개사용 ... 의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로도를 설계한다.차례대로 NAND, NOR

리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

다운로드 장바구니
시스템자동화공학 중간고사대체레포트

LED가 ON되므로, 녹색 LED는 두 센서의 AND Gate의 Output입니다. 이는 ④에서의 회로를 보면 더욱 확실히 알 수 있습니다.실험 내용 - 2기어1, 기어2, 기어3 ... 의 AND Gate 출력이라고 할 수 있습니다. 해당 기능에 맞는 진리표는 다음과 같습니다.A(센서 1)B(센서 2)X(녹색 LED)000010100111진리표를 논리회로로 도식 ... 화하여 NAND Gate로만 표현하면 다음과 같습니다.이제 Tinkercad를 통하여 이 회로도를 구성해보겠습니다.A = 0, B = 0일 때, X는 0입니다.왼쪽 스위치가 탱크1

리포트 | 31페이지 | 1,500원 | 등록일 2021.03.08

다운로드 장바구니
전자공학응용실험 - MOSFET기본특성 / MOSFET바이어스회로 결과레포트

1차 결과레포트학번 :이름 :분반 :1. 실험 제목 : 실험 9. MOSFET 기본특성실험 10. MOSFET 바이어스 회로2. 실험 결과 :실험 9 :1) 실험회로1 VDD=6 ... mASaturation2) 실험회로1 VSIG=3V, RD=0Ω 일 때, VDD를 0~6V까지 0.5mV씩 변할 때 ID[표 9-3]VDDID동작영역0V0mACut-off0.5V4.3 ... mASaturation3) 실험회로1 VDD=6V, RD=0Ω 일 때, VSIG를 0~6V까지 0.5mV씩 변할 때 IDVth(문턱전압)는 약 2.5v[표 9-4]VSIG 전압VGS

리포트 | 5페이지 | 2,000원 | 등록일 2021.12.20

다운로드 장바구니
판매자 표지

한양대 디지털 IC 개요 및 조합논리회로

, NAND 등 GATE를 그린다.Logic Circuit을 통해 회로에 직접 설계해보며 입력 데이터를 각각 다르게 주며 바뀌는 출력 데이터를 알아낸다.Chapter 2. 관련 이론 ... Chapter 1. 실험 목적Truth Table을 통해 Karnaugh Map (K-map)을 작성해본다. 작성한 K-Map을 통해 Logic Circuit을 AND, OR ... 조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다. SOP ( SUM

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
논리회로실험 A+결과보고서 7 -Shift register

듯이 데이터가 순환되지 않고 버려진다. (LSB 버려짐) (사진 7=사진 8)⇒실험과정1. 위의 회로도와 같이 회로를 구성한다.(1개의 2-input NAND gate를 1개의 74HC00 ... 1. 실험 과정 및 결과실험 1) 6-bit Shift Right Register사진1~사진8은 클럭을 인가한 후 매 1초마다의 사진이다. (1Hz)⇒사진에서 볼 수 있 ... 칩(2-input NAND gate)을 사용해서 표현하고, 6개의 J-K Flip-Flop을 3개의 74HC76칩(J-K Flip-Flops)을 이용하여 구성)2. PR1, PR2

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
정실, 정보통신기초설계실습2 4주차 예비보고서, 결과보고서 인하대

1. 실험 제목 : Boolean Algebra와 드모르간의 법칙, 카르노맵2. 실험 목적 : Boolean Algebra와 드모르간의 법칙을 이용해 논리회로를 설계한다.3 ... . 실험 이론 : 가. Boolean Algebra1) Boolean algebra는 algebra의 의미에서 알 수 있듯이 대수학이다. 일반적인 대수학과는 차이가 있는데 Boolean ... algebra의 경우 0과 1 혹은 low와 high 처럼 오로지 두가지의 state로만 대수적인 관계를 논한다.Boolean algebra는 디지털 시스템이나 논리회로설계

리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험09 - MOSFET(Basic MOSFET Circuit) (A+)

하고, 에서의 값을 측정하시오.(나) “Lab 1”을 위한 실험 순서 및 측정 방법그림 4의 회로를 설계하고 Power Supply로 에 알맞은 전압을 인가한다. 그 다음 ... 한다.(나) 이번 실험은 Digital Multimeter로 Source에 흐르는 전류를 측정한다. Multimeter로 전류를 측정할 때는 회로를 Open시키고 양단에 Probe ... " \h \z \t "-0.레포트 초록,1,-1.레포트 1.,1,-2.레포트 가.,2" Hyperlink \l "_Toc57291461" 1. Introduction (실험에 대한 소개

리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_7주차 예비보고서_A+

디지털 논리실험 및 설계 7주차 예비보고서실험 준비1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오.Latch란 1비트의 정보를 저장할 수 있는 회로이다. S ... )은 ACTIVE LOW로 작동하니 유의해야한다.1.6 응용실험 (2)의 pulse transition detector에서 사용하는 NOT gate의 개수가 늘어나면서 발생 ... gate를 홀수개로 늘려야한다는 것이다.1.7 실제 실험에서 스위치 입력을 한 번만 주었는데 결과가 여러번 바뀌는 현상 (채터링)이 발생할 수 있다. 이에 대해 설명하시오.스위치

리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험6 ... 을 구성할 수 있을 것이다.실험2-1결선도회로? 출력과 같이 회로를 구성하면서 편의를 위한 몇 부분을 제외하곤 결선도와 같이 구성하였다.결과D=0, C=1, Q=0, Q'=1D=1 ... 되었다.? C값이 0일 때 이전 출력을 유지하였다.? 이 회로에 C 대신 Clk 신호를 입력해준다면, D Flip Flop을 구성할 수 있을 것이다.실험2-2결선도회로? 출력

리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... 자, gate primitive, behavioral modeling 등 논리회로를 설계하는 다양한 방법론을 학습한다. 또한 시뮬레이션을 위한 테스트 벤치 작성방법을 익힌다.2 ... modeling- behavioral modeling[응용 과제]다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.- 화살표를 한 부분은 외부

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

이 0이었으므로 이번에는 Q의 값이 1이 된다. 이 회로에서는 CLK가 HIGH가 될 때 Q의 값이 이전의 값의 보수값을 취하는 것을 확인 할 수 있다.2. 실험 결과 분석Gated ... 여(2)의 회로를 J-K FLIP-FLOP으로 구현하는 방법을 설명하시오.이번 실험에서는 순서회로인 Latch와 Flip-Flop 중 Gated D Latch와 D FLIP ... -FLOP, T FLIP-FLOP에 대해 알아보고 이를 응용한 회로를 구현해보았다. 4.1.1 실험은 Gated D Latch를 결선하는 실험으로 S-R Latch 앞에 AND 게이트

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해 ... 하고 그 사용방법을 익힌다.-Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기