• AI글쓰기 2.1 업데이트
  • 통합검색(2,106)
  • 리포트(2,068)
  • 자기소개서(23)
  • 시험자료(9)
  • 논문(6)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설1 4bit adder 회로 설계 mosfet 응용회로 mosfet current mirror 울산대 JFET 디지털집적회로 시립대 논리회로 두더지 잡기
판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 221-240 / 2,106건

  • 자료 표지
    전전설2 실험2 예비보고서
    실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic ... 의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... .자일링스 Datasheet의 3pg를 보면, system gates가 200k개 있다고 한것을 보아 한 개의 칩에 200개의 논리 게이트를 구현할 수 있을 것 같다.[2-4] 본 실험
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30
    다운로드 장바구니
  • 자료 표지
    (기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계
    SN7476, SN7490의 회로도를 구현한다.SN7400은 2-Input NAND gate로 두 입력의 값이 1인 경우에 출력이 1이 나오고 나머지 경우엔 0이 나온다.SN ... 을 위한 실험 방법 및 절차를 만든다.[동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내 ... 00000100012001030011401005010160110701118100091001101010111011121100131101141110151111160000[비동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [아날로그 및 디지털 회로 설계실습] 예비보고서11
    101 111 까지 0~7까지 잘 출력이 되었음을 확인할 수 있다. 위의 Pspice 회로도에서는 LED를 제외하고 구현을 하였지만 실제 실험에서는 LED를 설치하여 카운터의 상태 ... 아날로그 및 디지털 회로설계실습(실습11 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 11. 카운터 설계실습날짜2021.11.29. 17시교과목 번호제출 ... 의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.2. 실습 준비물부품JK Flip Flop 74HC734 개NAND
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+보고서] 회로실험 CMOS-TTL Interface 예비보고서
    은 범위에서 동작하고, TTL에 적합하며 동일 회로내에서 공존 가능하다. 팬아웃 용량도 크다.- CMOS invertrer에서는 입력이 low가 되면 두 개의 FET gate전압 ... CMOS-TTL Interface예비보고서? 실험 목적(1) CMOS의 동작을 이해한다.(2) CMOS와 TTL의 Interfacing 방법에 대하여 이해한다.? 이론1 ... . CMOS의 원리- COMS는 동일한 실리콘 웨이퍼 위에 n-channel, p-channel device가 동시에 만들어질 수 있는 장점이 있다.1) Inveter- CMOS의 기본회로
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    한양대 Half adder & Full adder
    Chapter 1. 실험 목적OR, NOT, AND, XOR 등 다양한 gate들을 활용해 반가산기의 회로를 구성해본다. 또한, 반가산기 두 개로 전가산기를 만들 수 있다는 특성 ... 을 이용해 설계한 뒤 회로에 구성해보고 Truth Table을 확인해본다. Chapter 2. 관련 이론지금까지 사용해왔던 74LS08, 04 등 소자들은 디지털IC 라고 하 ... 는 디지털 회로이다.IC는 디지털 회로와 아날로그 회로로 나눌 수 있다.IC는 Integrated Circuit로 단일 실리콘 칩 상에 만들어지는 하나 또는 그 이상의 게이트의 모임이
    리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21
    다운로드 장바구니
  • 자료 표지
    중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계
    tering 방지 회로에 대하여 학습한다.2. 준비물 저항 (330Ω, 1/2W, 5%) : 4 개 JK Flip Flop (74HC73) : 4 개 NAND gate(74 ... 1. 실험 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... HC00) : 4 개 NOR gate(74HC02) : 2 개 AND gate(74HC08) : 2 개 OR gate(74HC32) : 2 개 LED BL-R2131H(743GD
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06
    다운로드 장바구니
  • 자료 표지
    [결과보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계
    요약MOSFET을 이용하여 전류 전원회로(current source)를 구현할 수 있다. 이번 실험에서는 Cascade Current Mirror를 구현 및 측정을 하였다. 크기 ... , 실험 4.2의 출력 저항 값을 비교하며 이를 확인할 수 있다. Mosfet의 Drain, Source, Gate에 대한 전압, 전류 값을 통해 이들의 차이 값을 이용하여 저항 값을 확인할 수 있다. ... 가 같은 mosfet 이용하여 기존 전류와 같은 출력전류를 얻을 수 있고, 단일 current mirror보다 출력 저항을 증가시킬 수 있는 장점을 가지고 있다. 실험 4.1
    리포트 | 3페이지 | 1,000원 | 등록일 2023.06.22
    다운로드 장바구니
  • 자료 표지
    [예비보고서] 7.논리함수와 게이트
    , XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.(답안 ... )[NAND Gate][NOR Gate][XOR Gate][XNOR Truth Table & XNOR Gate Design]XNOR 게이트는 두 입력이 모두 0이거나 모두 1일 때, 즉 ... 서로 같을 때 1이 출력된다. 논리연산을 이용하여 생각하면 출력 X = AB+A’B’이며, 진리표와 게이트를 설계한 회로도는 다음과 같다.ABX001100010111(B) AND
    리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    Common source amplifer 결과 보고서(13주차)
    다.실험 결과Lab1. CS STAGE DC TRANSFER 특성이 실험은 왼쪽에 나타난 회로를 구현현하고 VDD 값을 고정한 상태에서 VGG를 변화시키며 MOSFET에 흐르는 전류 ... 은 1k을 2개 직렬로 연결해 실험을 진행했다.10 k10 k2 k아래는 실험을 진행한 회로도와 회로 이미지를 나타낸다.회로도회로실험결과를 표로 정리한 결과는 아래와 같 ... 에 small signal을 인가해 오실로스코프를 통해 VOUT에서 CS AMP의 특성을 확인하는 실험이었다. 구현한 회로는 LAB1에 첨부된 이미지와 동일하며, 오실로스코프
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2022.11.19 | 수정일 2023.11.29
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+] 전자회로설계실습 4차 결과보고서
    전자회로설계실습 결과보고서소속전자전기공학부학수번호xxxxx-xx실험 조x조조원 이름xxx, xxx, xxx학번20xxxxxx, 20xxxxxx , 20xxxxxx실험날짜20xx ... 한다.)설계실습계획서에서는 ideal한 상황으로 simulation했지만, 실제 회로를 구현했을 때는 실험실의 온도, 각 소자 값의 오차, 측정 기기의 오차 등으로 다른 결과가 발 ... 게 나와 의 값의 오차가 큰 것을 알 수 있다. Simulation값이 Ideal한 이유도 있지만, 이번 실험에서 측정 장비 이상으로 제대로 된 결과를 관찰할 수 없었기 때문
    리포트 | 10페이지 | 1,000원 | 등록일 2023.06.21
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 결과레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)
    – ”를 위한 실험 순서 및 측정 방법그림 3의 회로를 설계한 다음 Gate에 Ground를 연결하고 Power Supply로 Drain과 Source에 각각 2.5V와 -2.5V ... Inverter 회로에서 PMOS와 NMOS의 Gate에 Pulse wave를 입력하면 PMOS와 NMOS의 Drain인 출력이 입력한 파형의 반대가 되어 나오게 된다. 그 이유 ... - Hyperlink \l "_Toc57290011" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57290011 \h - 1 - Hyperlink \l
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서7
    한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... (Q(t-1))를 유지하도록 하기 때문이다.? 실험 결과회로도결선도? LED를 밑에서 오른쪽으로 옮긴 것을 제외하곤 결선도와 같게 회로를 구성했다.결과OE0=1, OE1=0, In ... 다 번째와 세 번째 경우에 입력된 데이터가 출력으로 나타 났다.? 회로도를 살펴보면 앞 단은 7400 NAND gate를 이용하여 래치를 구성하였고, 뒷단은 7403
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 결과레포트 - 실험11 - MOSFET(MOSFET Amplifier Circuit) (A+)
    ”를 위한 실험 순서 및 측정 방법PSpice에서 설계한 Common-Source Amplifier를 기판에 납땜해 구현한다. 이때 회로를 쉽게 수정하기 위해 RG1를 가변저항 ... - Hyperlink \l "_Toc57290028" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57290028 \h - 1 - Hyperlink ... "_Toc57290031" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF _Toc57290031 \h - 2 - Hyperlink \l
    Non-Ai HUMAN
    | 리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    gate를 이용한 결합, 분배, 보수성의 법칙 설계
    목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 오실로스코프의 사용방법② 2중 NOT Gate를 이용한 회로 구성 ... Gate의 펄스 파형을 확인한다.여러 가지 게이트를 이용하여 회로를 구성하고 출력값이 High(1)인지 Low(0)인지 알아보는 실험이다.불 대수 법칙을 게이트에 적용하여 회로를 구성 ... 하고 출력값이 High(1)나 Low(0)로 나오는지 알아보는 실험이다.3. 실험 기구● 논리회로 실험장치 (브레드보드)IC칩과 도선을 연결해 회로를 구성하고 최대5V 까지 전압
    Non-Ai HUMAN
    | 리포트 | 26페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23
    다운로드 장바구니
  • 자료 표지
    11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    은 실험에서 클럭 신호의 역할을 하기 위해 사용되는 스위치에 대해 확인해보자.스위치는 디지털 회로 제작 시 전원 및 작동을 위해 다양한 종류가 사용된다. 그중 전원용도로는 주로 토글 ... 의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.3. 실습 준비실습 준비물부품JK Flip Flop 74HC73NAND gate ... 활용 방안- 비동기 카운터 회로와 동기 카운터 회로에 대해 실습을 진행하였다. 비동기 카운터 회로의 경우 동기 카운터 회로보다 사용되는 gate 수가 적다는 장점이 있지만 delay
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
    다운로드 장바구니
  • 자료 표지
    [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제
    문제 1다음의 진리표를 보고 입력 x, y, z와 출력 f를 Karnaugh맵을 이용하여 간소화하여 부울 대수식으로 표현하시오.문제 2실험에 사용한 XOR gate의 Data ... sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    부산대 어드벤처디자인 실험10 A+ 결과보고서
    ) 0일 때는 Slave(나중 NAND gate 4개)가 작동되었습니다. 그래서 회로를 작동시키기 위해서는 CP를 1 (Master)에서 0 (Slave)로 조정을 해야 전체 회로 ... 실험 10 결과 보고서실험 결과 및 논의Master-Slave Flip-Flop은 2개의 Clocked Flip-Flop과 NOT 게이트로 구성됩니다. 상향예지 트리거 방식 ... 습니다. SR이 01일 때는 0, 10일 때는 1이 나오고 00일 때는 그 전의 결과값이 그대로 유지되었습니다. CP가 1일 때는 Master가 작동하고(처음 NAND gate 4개
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,500원 | 등록일 2022.04.09
    다운로드 장바구니
  • 자료 표지
    7. 논리함수와 게이트 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    할 수 있는 방법의 실험 방법을 설계한다.전파 지연 시간은 논리회로가 입력신호를 받고서 출력 결과를 나타낼 때까지 걸리는 시간을 의미한다. 이 전파 지연 시간이 게이트의 입출력 ... 를 실험을 통해 확인해보며 후에 이러한 논리 게이트들로 이루어진 회로에서 각 게이트들의 역할을 알고 있으므로 전체 회로의 결과를 이해할 수 있다. ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.10.28(목)분반, 조**분반, *조학번
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2022.10.02 | 수정일 2023.01.03
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [A+예비보고서] 설계실습 8. MOSFET Current Mirror 설계
    의 회로와 같이 인 Cascode 전류원을 설계하기 위해서 와 의 를 만족시키기 위한 값을 구하여라.와 는 모두 실험 3.1에서 사용한 소자와 동일하기 때문에 값은 같은 값 ... 실습 계획서3.1 단일 Current Mirror 설계* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.그림 1의 회로와 같이 Current Source에서 , 로 ... 어서 제출한다. (Gate Threshold Voltage와 On-Stage Drain Current이용)Data sheet의 Gate Threshold Voltage와 On
    리포트 | 7페이지 | 1,000원 | 등록일 2025.01.31
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 실험8 Counter 예비보고서
    .10과목명: 논리회로실험교수명:분 반:학 번:성 명:실험8 예비보고서- Counter -1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 ... 를 통해 쉽게 확인할 수 있다.4. 실험 과정- 실험1(3진 Counter ? 비동기식 Counter)1) 다음 회로도와 같이 74HC08, 74HC76을 준비하여 Bread ... 를 연결한 후 clock signal에 따라 LED의 변화를 확인한다.- 실험2(3진 Counter ? 동기식 Counter)1) 다음 회로도와 같이 74HC08, 74HC76
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23
    다운로드 장바구니
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 07일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
9:19 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기