"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 221-240 / 2,110건

판매자 표지

A+ 연세대학교 기초아날로그실험 9주차 예비레포트

지는 전력은 일정하므로 이다. 따라서 두 식을 정리하면 인 것을 알 수 있다. 또한 를 만족하므로 두 회로의 임피던스 비율은 이다.한편 우리가 이번 실험에서 사용 ... 었다.2.3 Buck-Boost Converter그림 SEQ 그림 \* ARABIC 21이번 실험에서는 Buck-Boost Converter 회로를 그림21과 같이 구현하였다. 이 회로 ... 는 transformer를 사용해야 한다. 혹은 우리가 사용하는 소자에 맞는 주파수 대역을 사용하여야 한다.1.2 Diode그림 SEQ 그림 \* ARABIC 2Diode는 4주차 실험

리포트 | 11페이지 | 1,500원 | 등록일 2023.07.03

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 1 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 AND gate를 설계한 후 led동작을 확인해본다.Chapter 2. 관련 이론ü Verilog ... HDL과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능 ... 하다.- HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험

리포트 | 4페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
전전설2 실험2 예비보고서

실험2. Schematic Design with Logic Gates9/8~9/15예비보고서1. 실험 목적Design Tool을 사용하여 Digital logic ... 의 Schematic 설계를 수행해 본다.Schematic 설계는 ISE가 제공하는 여러 가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인 ... .자일링스 Datasheet의 3pg를 보면, system gates가 200k개 있다고 한것을 보아 한 개의 칩에 200개의 논리 게이트를 구현할 수 있을 것 같다.[2-4] 본 실험

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
아주대 논리회로실험 실험4 Multiplexer & Demultiplexer 예비보고서

LXXXXXXHLLHLLLHLHLHLLHHLLLHLHHHLLLH4. 회로 결선도- 실험1 Multiplexer- 실험2 DeMultiplexer5. 실험 과정- 실험1.1)1) 다음 ... 실험4 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... techno 실험 목적- Multiplexer의 원리를 확인하고 실험을 통해 동작을 확인한다- Demultiplexer의 원리를 확인하고 실험을 통해 동작을 확인한다2. 실험 소자1) 74

리포트 | 9페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
울산대학교 디지털실험예비24 디지털 조합 논리회로와 순서 논리회로

디지털회로 24. 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. 실험 목적입력의 조합에 따라서만 출력이 결정되는 단순한 조합회로와, 현재의 입력과 과거 상태에 따라 ... 출력과 다음 상태가 결정되는 순서회로의 동작원리를 확인한다.2. 실험 이론디지털 조합회란 가산기, 감산기, Multiplexer, Decoder 등과 같이 입력이 변하면 이들의 조합 ... 에 따라 출력이 곧바로 결정되는 회로이다. 따라서 조합회로는 동작이 매우 단순하며 실험할 내용도 간단한다. 그러나 디지털 순서회로는 현재의 입력과 과거의 상태에 따라 출력과 다음

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
서강대학교 디지털논리회로실험 2주차 결과보고서

1. 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates ... 는지 아닌지를 확인할 수 있다.실험은 우선 브래드보드에 NAND gate인 74HCOO를 연결하고 clock을 이용해 입력과 출력전압을 확인한다. 이후 NAND gate의 출력부분에 다이오드와 가변저항을 연결하고 저항값에 따라 출력전압이 어떻게 변화하는지 관찰한다. ... 를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
(기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

SN7476, SN7490의 회로도를 구현한다.SN7400은 2-Input NAND gate로 두 입력의 값이 1인 경우에 출력이 1이 나오고 나머지 경우엔 0이 나온다.SN ... 을 위한 실험 방법 및 절차를 만든다.[동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내 ... 00000100012001030011401005010160110701118100091001101010111011121100131101141110151111160000[비동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저

리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

다운로드 장바구니
판매자 표지

한양대 Half adder & Full adder

Chapter 1. 실험 목적OR, NOT, AND, XOR 등 다양한 gate들을 활용해 반가산기의 회로를 구성해본다. 또한, 반가산기 두 개로 전가산기를 만들 수 있다는 특성 ... 을 이용해 설계한 뒤 회로에 구성해보고 Truth Table을 확인해본다. Chapter 2. 관련 이론지금까지 사용해왔던 74LS08, 04 등 소자들은 디지털IC 라고 하 ... 는 디지털 회로이다.IC는 디지털 회로와 아날로그 회로로 나눌 수 있다.IC는 Integrated Circuit로 단일 실리콘 칩 상에 만들어지는 하나 또는 그 이상의 게이트의 모임이

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서11

101 111 까지 0~7까지 잘 출력이 되었음을 확인할 수 있다. 위의 Pspice 회로도에서는 LED를 제외하고 구현을 하였지만 실제 실험에서는 LED를 설치하여 카운터의 상태 ... 아날로그 및 디지털 회로설계실습(실습11 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 11. 카운터 설계실습날짜2021.11.29. 17시교과목 번호제출 ... 의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.2. 실습 준비물부품JK Flip Flop 74HC734 개NAND

리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

은 범위에서 동작하고, TTL에 적합하며 동일 회로내에서 공존 가능하다. 팬아웃 용량도 크다.- CMOS invertrer에서는 입력이 low가 되면 두 개의 FET gate전압 ... CMOS-TTL Interface예비보고서? 실험 목적(1) CMOS의 동작을 이해한다.(2) CMOS와 TTL의 Interfacing 방법에 대하여 이해한다.? 이론1 ... . CMOS의 원리- COMS는 동일한 실리콘 웨이퍼 위에 n-channel, p-channel device가 동시에 만들어질 수 있는 장점이 있다.1) Inveter- CMOS의 기본회로

리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

다운로드 장바구니
[결과보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계

요약MOSFET을 이용하여 전류 전원회로(current source)를 구현할 수 있다. 이번 실험에서는 Cascade Current Mirror를 구현 및 측정을 하였다. 크기 ... , 실험 4.2의 출력 저항 값을 비교하며 이를 확인할 수 있다. Mosfet의 Drain, Source, Gate에 대한 전압, 전류 값을 통해 이들의 차이 값을 이용하여 저항 값을 확인할 수 있다. ... 가 같은 mosfet 이용하여 기존 전류와 같은 출력전류를 얻을 수 있고, 단일 current mirror보다 출력 저항을 증가시킬 수 있는 장점을 가지고 있다. 실험 4.1

리포트 | 3페이지 | 1,000원 | 등록일 2023.06.22

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계

tering 방지 회로에 대하여 학습한다.2. 준비물 저항 (330Ω, 1/2W, 5%) : 4 개 JK Flip Flop (74HC73) : 4 개 NAND gate(74 ... 1. 실험 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chat ... HC00) : 4 개 NOR gate(74HC02) : 2 개 AND gate(74HC08) : 2 개 OR gate(74HC32) : 2 개 LED BL-R2131H(743GD

리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
[예비보고서] 7.논리함수와 게이트

, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다.(답안 ... )[NAND Gate][NOR Gate][XOR Gate][XNOR Truth Table & XNOR Gate Design]XNOR 게이트는 두 입력이 모두 0이거나 모두 1일 때, 즉 ... 서로 같을 때 1이 출력된다. 논리연산을 이용하여 생각하면 출력 X = AB+A’B’이며, 진리표와 게이트를 설계한 회로도는 다음과 같다.ABX001100010111(B) AND

리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
판매자 표지

Common source amplifer 결과 보고서(13주차)

다.실험 결과Lab1. CS STAGE DC TRANSFER 특성이 실험은 왼쪽에 나타난 회로를 구현현하고 VDD 값을 고정한 상태에서 VGG를 변화시키며 MOSFET에 흐르는 전류 ... 은 1k을 2개 직렬로 연결해 실험을 진행했다.10 k10 k2 k아래는 실험을 진행한 회로도와 회로 이미지를 나타낸다.회로도회로실험결과를 표로 정리한 결과는 아래와 같 ... 에 small signal을 인가해 오실로스코프를 통해 VOUT에서 CS AMP의 특성을 확인하는 실험이었다. 구현한 회로는 LAB1에 첨부된 이미지와 동일하며, 오실로스코프

리포트 | 6페이지 | 1,000원 | 등록일 2022.11.19 | 수정일 2023.11.29

다운로드 장바구니
판매자 표지

[A+] 전자회로설계실습 4차 결과보고서

전자회로설계실습 결과보고서소속전자전기공학부학수번호xxxxx-xx실험 조x조조원 이름xxx, xxx, xxx학번20xxxxxx, 20xxxxxx , 20xxxxxx실험날짜20xx ... 한다.)설계실습계획서에서는 ideal한 상황으로 simulation했지만, 실제 회로를 구현했을 때는 실험실의 온도, 각 소자 값의 오차, 측정 기기의 오차 등으로 다른 결과가 발 ... 게 나와 의 값의 오차가 큰 것을 알 수 있다. Simulation값이 Ideal한 이유도 있지만, 이번 실험에서 측정 장비 이상으로 제대로 된 결과를 관찰할 수 없었기 때문

리포트 | 10페이지 | 1,000원 | 등록일 2023.06.21

다운로드 장바구니
11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

은 실험에서 클럭 신호의 역할을 하기 위해 사용되는 스위치에 대해 확인해보자.스위치는 디지털 회로 제작 시 전원 및 작동을 위해 다양한 종류가 사용된다. 그중 전원용도로는 주로 토글 ... 의 카운터를 제작할 수 있는 능력을 배양한다. 또한 chattering 방지 회로에 대하여 학습한다.3. 실습 준비실습 준비물부품JK Flip Flop 74HC73NAND gate ... 활용 방안- 비동기 카운터 회로와 동기 카운터 회로에 대해 실습을 진행하였다. 비동기 카운터 회로의 경우 동기 카운터 회로보다 사용되는 gate 수가 적다는 장점이 있지만 delay

리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

다운로드 장바구니
전자전기컴퓨터설계실험3 - 결과레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

– ”를 위한 실험 순서 및 측정 방법그림 3의 회로를 설계한 다음 Gate에 Ground를 연결하고 Power Supply로 Drain과 Source에 각각 2.5V와 -2.5V ... Inverter 회로에서 PMOS와 NMOS의 Gate에 Pulse wave를 입력하면 PMOS와 NMOS의 Drain인 출력이 입력한 파형의 반대가 되어 나오게 된다. 그 이유 ... - Hyperlink \l "_Toc57290011" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57290011 \h - 1 - Hyperlink \l

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서7

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... (Q(t-1))를 유지하도록 하기 때문이다.? 실험 결과회로도결선도? LED를 밑에서 오른쪽으로 옮긴 것을 제외하곤 결선도와 같게 회로를 구성했다.결과OE0=1, OE1=0, In ... 다 번째와 세 번째 경우에 입력된 데이터가 출력으로 나타 났다.? 회로도를 살펴보면 앞 단은 7400 NAND gate를 이용하여 래치를 구성하였고, 뒷단은 7403

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
[A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제

문제 1다음의 진리표를 보고 입력 x, y, z와 출력 f를 Karnaugh맵을 이용하여 간소화하여 부울 대수식으로 표현하시오.문제 2실험에 사용한 XOR gate의 Data ... sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
논리회로실험_A+결과보고서_6_Latch & Flip-flop

1. 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate ... )을 이용하여 회로를 구성하는 실험이었다. 구성한 회로는 Latch(비트를 저장하는 논리회로)이다. C값이 Enable이므로 C값이 1일 때 R(Reset)값이 입력되면 0이 출력 ... ()을 의미한다. 또한 C(enable)값이 0일 때도 을 출력한다. 실험 결과는 위의 표와 같으며 이는 예비보고서의 Truth Table과 다르다. 예비보고서에서는 S값과 R값

리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기