[기초회로실험]Flip-flop 회로

목차

1. 실험 목적
2. 실험 이론 및 원리
3. 실험 방법
4. 실험 결과
5. 토의 사항
6. 참고 문헌

본문내용

1. 실험 목적
가. 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용하면 N-bit의 계수기를 구성할 수 있다.

2. 실험 이론 및 원리
나. 플립플롭(Flip-Flop)
플립플롭은 2진수 1자리를 기억할 수 있게 해주는 장치로 컴퓨터나 마이크로프로세서에서 2진 데이터를 처리하는데 기본이 되는 회로이다. 레지스트 또는 메모리와 같은 기억소자의 원리가 된다.
플립플롭의 종류 : D, S-R, J-K, T와 같은 형식이 있으며 각각 2진수를 기억하는 방법이 약간씩 다름
1) D플립플롭 : 2진수를 하나의 클럭 주기만큼 지연시켜 전달하는 역할
2) S-R, J-K플립플롭 : 입력의 조합에 따라 기억된 수를 지연, 반전, 0또는 1로 설정
3) T플립플롭 : J-K플립플롭에서 두 입력을 묶은 것으로 입력이 1일 때, 출력을 반전시키는 작용
플립플롭의 출력은 입력과 함께 플립플롭의 이전상태에 영향을 받아 결정된다.
동일한 플립플롭의 경우에도 NOR게이트, NAND게이트 등 여러가지 요소들로 구현이 가능하다. 플립플롭은 여러개를 조합하여 레지스터, 메모리를 구성한다. 예를들어 8개의 플립플롭을 병렬로 결합하여 8비트래치를 구성할 수 있다. 또 입력단에 클럭과의 동기회로를 첨부하여 클럭신호에 따라 동작하는 플립플롭을 만들 수 있다.

나. JK flip-flop의 토글 동작
JK flip-flop에서 j,k 두 입력을 모두 1로 한 경우 출력 Q는 이전의 출력과 반대값, 즉 Q'로 바뀌는 것을 보았다.

참고 자료

전기전자기초실험, 대한전자공학회 편