"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 141-160 / 2,110건

판매자 표지

울산대학교 예비레포트 전자12장 JFET 특성 및 바이어스 회로

12.JFET 특성 및 바이어스 회로1. 실험목적접합 전계효과 트랜지스터의 입출력 관계인 전달 특성을 이해하고, BJT와 다르게 동작하는 바이어스 개념을 확인한다.2. 실험이론 ... 다.그러나 일반적으로 VDS에 대한 변화가 적으므로 두 번째 괄호가 없는 식을 사용하도록 한다. 따라서 VGS만 이 회로에서 조절 가능한 값이다. IDSS 는 Gate와 소스 사이 ... 라고 부르는데, 몸통을 N형 반도체로 만들면 N-Channel이라 부르고, P형 반도체로 만들면 P-Channel이라 부른다. 몸통과 반대 물질로 만든 곳을 Gate라 부르며, 위

리포트 | 2페이지 | 1,000원 | 등록일 2023.11.14 | 수정일 2023.11.17

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서

1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. 입 력의 변화에 민감한 래치의 특성과 클록과 함께 들어온 입력 ... 은 디지털 회로에서 매우 중요한 역할을 담당하고 있 고 다양한 곳에서 사용되므로 그 동작 원리를 이해하고 회로를 구성할 수 있는 능력을 키우는 것이 중요하다고 할 수 있다3.실험 ... 결과1. RS래치의 구현 및 동작 확인실험에서 구성한 RS래치의 회로도는 다음과 같다.게이트에 전원을 인가하고 입력이 모두 0(0V)인 상태에서의 출력은 다음과 같다.모든 입력을 1

리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서2 SMPS

)을 확인한다.실제 실험 시에는 Vref값을 변경하지 않고, Vref값은 5V로 고정시킨후 가변저항의 값을 조절해가며 gate단의 신호, 즉 PWM제어 회로가 converter ... 후 Boost Converter만을 실험하였다.Boost Converter① Boost Converter 회로를 이용하여 SMPS를 구성한다.위의 사진에서 우측 상단의 회로 ... onverter의 실험에서 부하저항을 가변저항으로 부착하여 저항의 값을 달리할 때마다 output으로 나타나는 전압이 달리 나타났다. 이는 pwm제어회로에서 부착한 저항에 따라 duty

리포트 | 9페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
판매자 표지

기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드

.3.V, Logic low는 0V로 설정했다. 그 이유는 실험에서 사용한 2 input AND, OR Gate, 3 input AND, OR Gate의 date sheet ... 의 1번, 입력 함수를 나타낸다. 실험 결과, AND Gate의 2번에 1을 입력했을 때 출력은 입력함수와 동일한 것을 확인할 수 있었다. 아래 표는 AND Gate의 Truth ... 실험 결과실험에서 사용한 함수 발생기의 수치는 진폭 3.3 Vpp, DC offset 1.65, 진동수 100Hz, 함수 형태는 Square로 진행했다. Logic high는 3

리포트 | 10페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

다운로드 장바구니
아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 예비 리포트

았다. 이를 ORcad를 통해 2-level회로로 설계했으며 그 후에 XOR gate를 간단화 한 회로를 설계했다. 2Bit 가산기 회로를 설계했다.서론: 전가산기는 3개의 이진수 ... 기회로를 설계하는 실험을 했다.실험결과:전가산기 설계전가산기에 대한 진리표를 작성한다.전가산기의 기능은A=B==0 이면 S==0A=B= 중 하나만 1이면 S=0, =1A=B= 중 ... -NOR) 로직 회로를 설계한다.XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다.S의 식은 XOR gate로 표현하면 A⊕B⊕이고의 식은 XOR gate

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02

다운로드 장바구니
판매자 표지

실험9 덧셈 회로 (ADDER) 결과보고서 A+ 레포트

실험 4는 실험 3의 회로의 B1, B2, B3, B4에 TTL IC 7486 XOR gate를 연결하여 위의 사진처럼 뺄셈회로를 만 들었다. 이론적으로 뺄셈회로는 A

리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

다운로드 장바구니
가산기와감산기

-Bn-Kn-1을 계산하는 조합논리 회로이다2진 병렬가산기전가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만들 수 있는데, 이를 병렬가산기라 한다.실험1실험부품:7408 ... V를 연결 S,C에 대해 출력값을 기입한다.INOUTABSCLLLLLHHLHLHLHHLH예상결과실험2실험부품:7404gate,7408gate,7486gate직류전원 공급장치,브레드 ... INOUTABDKLLLLLHHHHLLHHHLL실험3실험부품:7408gate,7486gate,7432gate직류전원 공급장치,브레드 보드,오실로 스코프1.7408,7486,7432를 브레드 보드

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

다운로드 장바구니
논리회로실험 A+결과보고서 4 Multiplexer & Demultiplexer

1. 실험 과정 및 결과 실험 1-1) 4x1 멀티플렉서 (NAND gate:74HC20과 NOT gate:74HC04를 이용한 회로)이번 실험은 5개의 4-input NAND ... gate(74HC20)와 3개의 NOT gate(74HC04)를 3개의 74HC20칩과 1개의 74HC04칩을 이용하여 위의 회로를 구성하였다. 그리고 S1과 S0로 표현하는 4 ... 가지 입력에 따른 출력을 보는 실험이었다. (Enable) 값이 High일 때는 회로가 정상 작동하지 않았으며 Low일 때는 회로가 정상 작동하였다. 모든 입력의 결과가 오른쪽 위

리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자 ... 은 평야 (field)의 바둑판처럼 규칙적인 구획을 가진 배열 (Array)을 프로그래밍Filed(사용자)에서 프로그래밍이 가능한 Gate array(디지털 회로 반도체)이다.간편 ... ]제어 입력을 갖는 SR 래치 (Gated SR 래치)게이티트 SR 래치는 기존 SR 래치에 Enable 신호를 사용할 수 있게 만든 회로이다. Enable 신호가 Low이면 이전

리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 1주차 예비보고서 A+

디지털 논리실험 및 설계 1주차 예비보고서1. 실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선 ... 되면 ‘쇼트’가 일어나 회로에 갑자기 큰 전류가 흘러 부품이 모두 타버릴 수 있다.1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용 실험 (2)의 회로를 구현하시오.1.5 응용 ... 은곳으로 흐르므로 회로에 순환성이 생기게 해준다. 따라서 VCC와 GND를 제외하고 결선하면 회로에서 입력값이 출력값에 제대로 전달되지 못하여 각 GATE들이 작동되지 못해 정확

리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

3가지 입력과 합, 자리올림수의 2가지 출력으로 이루어져있다. 우리 실험에서는 XOR Gate를 사용하여 전가산기 회로를 구성하였고 입력을 담당하는 스위치에는 5 V의 전압을 걸 ... 실험에서는 XOR Gate와 AND Gate, OR gate를 사용하여 전가산기 회로를 구성하였고 입력을 담당하는 스위치에는 5 V의 전압을 걸어주었다. 입력과 출력단자에 LED ... 설계실습 9. 4-bit adder 회로 설계요약논리회로의 기본적인 디지털 회로라고 할 수 있는 전가산기 회로에 대해 실험을 하였다. 전가산기 회로는 피가수, 가수, 자리올림수의

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트

FPGA Board를 이용한 FSM회로의 구현 (up-counter)예비레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... Design Suite 2014.44. 관련이론1) FPGAFPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함 ... 다.[1]넓은 평야 (field)의 바둑판처럼 규칙적인 구획을 가진 배열 (Array)을 프로그래밍Filed(사용자)에서 프로그래밍이 가능한 Gate array(디지털 회로 반도체

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서2주차-MOSFET의 특성

[전자회로실험2] 보고서MOSFET의 특성[실험목적]-MOSFET의 세 단자인 소스, 게이트, 드레인의 특성을 모의실험을 통해 알아본다.[실험이론]1) FET vs BJTBJT ... 다. MOSFET는 BJT에 비해서 아주 작게 만들 수 있고 제조공정이 간단하다.2) MOSFET의 구조MOSFET은 위 그림처럼 Source, Gate, Drain으로 구성되어 있 ... 다. Gate와 Source 사이에 걸리는 전압을V _{GS}라고 하고 Drain과 Source 사이에 걸리는 전압을V _{eqalign{DS#}}라고 한다.노란색으로 칠해져 있는 부분

리포트 | 6페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
판매자 표지

디지털회로1 디지털 논리회로의 전압특성과 지연시간

디지털회로 1: 디지털 논리회로의 전압특성과 지연시간20201944박찬영1. 실험목적2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성 ... 을 파악한다.(동작 주파수를 높게 변화시키면서 실험할 것)2. 실험이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. 이 ... 을 만들 수 있다. 이미 실험한 아날로그 회로에서 신호들의 연속 값은 연속이지만, 디지털 논리회로는 0(False)과 1(True)의 2개의 논리 값만 사용한다. 논리는 전기회로

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험10_결과

MOSFET 트랜지스터를 사용하여 Common-Source 증폭기 회로설계 동작 검증 배경이론 실험 이론 MOSFET Amplifier Biasing the MOSFET ... 방법 (Materials & Methods) 실험 순서 실험 1 실험 1-1 위의 회로 설계 PSpice를 통해 트랜지스터에 흐르는 전류의 값이 2.3 ~ 2.6mA가 되도록 하 ... 는 Rain, Source, Gate 전압을 측정해 MOS 트랜지스터가 Saturation 동작에 있는지 확인. 실험 2 실험 2-1 커패시터를 Open시켜 멀티미터로 를 측정

리포트 | 17페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... Methods가. 실험 장비HBE Combo-II SE3. Result(1) [실습 1] AND GATE 로직 설계LogicPin 설계한 AND Gate의 동작을 확인하는 모습

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
논리회로실험 예비보고서3

7408) gate를 이용하여 위의 회로를 구성하고 모든 입력 조합에 대해 올바른 결과가 나오는지 확인한다.·예상결과 : 실험1은 반가산기의 계산법과 진리표를 통해 부울 대수식 ... 7432) gate를 이용하여 위의 회로를 구성하고 모든 입력 조합에 대해 올바른 결과가 나오는지 확인한다.·예상결과 : 실험2는 전가산기의 계산법과 진리표를 통해 부울 대수식을 만들 ... 7404) gate를 이용하여 위의 회로를 구성하고 모든 입력 조합에 대해 올바른 결과가 나오는지 확인한다.·예상결과 : 실험3은 반감산기의 계산법과 진리표를 통해 부울 대수식

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인 ... 하였다. 두 번째로, XOR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. 9-1. 서론조합 논리 회로란, 논리 ... 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
판매자 표지

Project(2단 CS Stage) 결과보고서 [인하대 기초실험2 전자과]

CS Stage 회로 설계: 설계한 회로를 해석해보면 다음과 같다. M1의 이 커패시터를 거쳐 M2의 Gate에 연결되며 단에서 와 의 비율에 의해 voltage dividing ... 과정과 함께 작성함3. 결론 및 고찰: 이번 실험에서는 2단 CS Stage를 설계하고 그 특성을 분석했다. 설계한 회로에서 전체 Voltage gain은 이므로 ~가 각각 최댓값 ... 14주차 Project 결과보고서전자공학과1. 실험 제목Project(2단 CS Stage 설계) 결과보고서2. 실험 과정 + 실험 결과(예상, 실제)■ Project1) 2단

리포트 | 3페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 12주차 결과레포트+MATLAB코드+실험데이터 - CG/CD Amplifier Characteristics

I.IntroductionI.1.Purpose본 실험에서는 common gate amplifier와 common drain amplifier에 대하여 시뮬레이션과 회로 실험 ... 을 통해 performance parameter들을 측정하고 값을 분석하고자 한다.II.Experiment SetupII.1.Exper. 1) Common Gate Amplifier다음 ... 과 같은 회로를 사용한다. II.2.Exper. 2) Common Drain Amplifier다음과 같은 회로를 사용한다. III.Experimental Results

리포트 | 6페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기