(기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

소개글

"기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계보고서"에 대한 내용입니다.

목차

1. 실험 조건
2. 설계 과정

본문내용

실험 조건

TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.

설계 과정

비동기 및 동기식 카운터의 구조와 동작원리를 이해하여 16진 동기 및 비동기 카운터를 설계한다.

[동기식 카운터의 구조와 동작원리]

동기식 계수기는 비동기식 계수기와는 달리 공통의 클록 신호에 맞춰서 플립플롭들이 동시에 상태를 바꾸어 가는 회로로 전달지연이 매우 작다. 또한 비동기식 장치에서 있을 수 없는 글리치(glitch)등의 염려가 없고, 작은 전달 지연으로 인해 빠른 클록 신호에 의해 구동할 수 있다는 점이 동기식 계수기가 비동기식 계수기에 비해 복잡해도 일반적으로 많이 사용되는 이유이다.

동기식 카운터는 회로를 구성하고 있는 모든 플립플롭의 클록 신호가 병렬로 연결되어 있어 한 번의 Clock 펄스의 변화가 동시에 각 단을 Trigger 시키므로 순간적 동작형의 카운터라고 할 수 있으며, 고속 카운터에 이용되고 설계 방법은 아래와 같다.

① 설계하고자 하는 카운터의 Count Table을 만든다.
② 원하는 단수에 필요한 입력을 갖는 동기식 Counter를 그린다.
③ Count Table과 여기표를 사용하여 각단의 J와 K 입력에 대한 카르노맵을 구한다.
④ 완성된 동기식 Counter 회로를 구한다.

[비동기식 카운터의 구조와 동작원리]

첫 단의 플립플롭에 클록신호가 인가되어, 이 첫단 플립플롭의 출력이 다음 단의 플립플롭을 트리거 시키도록 되어 있는 회로를 말하며, 클럭의 영향이 물결처럼 후단으로 파급된다는 뜻에서 리플 카운터 라고도 한다. 동기식 카운터에 비해 간단히 만들 수 있는 장점이 있으나, 각 플립플롭의 전파지연 시간은 종속 접속된 플립플롭의 수만큼 누적되어 최종단의 출력에 나타나믈 계수 속도가 느린 단점이 있다.

참고 자료

없음