"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 161-180 / 2,110건

[2024/A+]서울시립대_전전설3_실험10_결과

MOSFET 트랜지스터를 사용하여 Common-Source 증폭기 회로설계 동작 검증 배경이론 실험 이론 MOSFET Amplifier Biasing the MOSFET ... 방법 (Materials & Methods) 실험 순서 실험 1 실험 1-1 위의 회로 설계 PSpice를 통해 트랜지스터에 흐르는 전류의 값이 2.3 ~ 2.6mA가 되도록 하 ... 는 Rain, Source, Gate 전압을 측정해 MOS 트랜지스터가 Saturation 동작에 있는지 확인. 실험 2 실험 2-1 커패시터를 Open시켜 멀티미터로 를 측정

리포트 | 17페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

요약 : 본 실습 9에서는 3가지 실험을 진행했다. 첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인 ... 하였다. 두 번째로, XOR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. 9-1. 서론조합 논리 회로란, 논리 ... 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
[A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

번 / 이름 : XXXXXXXX / XXX7-1. 실습 목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 실습 준비물부품스위치: 2개AND gate 74HC08 ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 : X요일 X조학 ... : 2개OR gate 74HC32: 1개Inverter 74HC04: 2개NAND gate 74HC00: 1개NOR gate 74HC02: 1개XOR gate 74HC86: 1개

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

다운로드 장바구니
판매자 표지

Project(2단 CS Stage) 결과보고서 [인하대 기초실험2 전자과]

CS Stage 회로 설계: 설계한 회로를 해석해보면 다음과 같다. M1의 이 커패시터를 거쳐 M2의 Gate에 연결되며 단에서 와 의 비율에 의해 voltage dividing ... 과정과 함께 작성함3. 결론 및 고찰: 이번 실험에서는 2단 CS Stage를 설계하고 그 특성을 분석했다. 설계한 회로에서 전체 Voltage gain은 이므로 ~가 각각 최댓값 ... 14주차 Project 결과보고서전자공학과1. 실험 제목Project(2단 CS Stage 설계) 결과보고서2. 실험 과정 + 실험 결과(예상, 실제)■ Project1) 2단

리포트 | 3페이지 | 1,000원 | 등록일 2022.08.27

다운로드 장바구니
(서울시립대 전전설3) [종합2등(A+), 성적증명] 12주차 결과레포트+MATLAB코드+실험데이터 - CG/CD Amplifier Characteristics

I.IntroductionI.1.Purpose본 실험에서는 common gate amplifier와 common drain amplifier에 대하여 시뮬레이션과 회로 실험 ... 을 통해 performance parameter들을 측정하고 값을 분석하고자 한다.II.Experiment SetupII.1.Exper. 1) Common Gate Amplifier다음 ... 과 같은 회로를 사용한다. II.2.Exper. 2) Common Drain Amplifier다음과 같은 회로를 사용한다. III.Experimental Results

리포트 | 6페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험11 - MOSFET(MOSFET Amplifier Circuit) (A+)

- 12 -1. Introduction (실험에 대한 소개)가. Purpose of this LabMOSFET 트랜지스터를 사용하여 Common-Source 증폭기 회로를 설계 ... 과, Source 전압, Gate전압을 측정해 MOS 트랜지스터가 Saturation 동작에 있는지 확인한다.(2) Procedure of the Lab 2.(가) 주어진 회로 ... 의 두 실험을 다시 수행하시오. 마지막으로 실험 값들을 비교하여 RS의 역할에 대하여 분석하시오.(나) “Lab 2”를 위한 실험 순서 및 측정 방법먼저 설계한 회로

리포트 | 14페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 예비보고서6

gate가 정상 동작하는 것을 확인할 수 있다.6-3-4 위상 고정 루프 설계그림 6-2의 회로를 Simulation tool (PSpice)로 설계한다. 이때 중요하다고 생각 ... 차이 변화에 따른 Vout 전압의 평균값 특성을 확인한다.pspice로 설계한 회로는 다음과 같다. 회로의 논리 게이트를 지나며 출력 값이 약해질 수 있으므로, 입력 5V, 0V ... 되는 단의 파형들을 관찰하고 제시한다. (예: 입력 파형, 위상 고정 루프의 기본 요소인 phase detector, loop filter, VCO 각 단의 출력 파형)설계한 회로는 아래

리포트 | 10페이지 | 2,000원 | 등록일 2024.08.06

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 12차예비보고서-Stopwatch 설계

1. 실험 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet 를 읽고 분석 ... 하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.2. 준비물 Inverter(74HC04) : 8 개 NAND gate(74HC00) : 3 개 NOR gate(74HC ... 02) : 3 개 AND gate(74HC08) : 3 개 OR gate(74HC32) : 3 개 7-Segment : 3 개 BCD Decoder (74LS47) : 3 개

리포트 | 4페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
인하대 기초실험1 Logic Gate - NOT Gate, NAND Gate, NOR Gate 예비보고서

이번 실험은 NOT Gate 및 NAND Gate, NOR Gate에 대해 알아보는 실험으로써 선행되어야 할 개념들이 있다. Gate란 논리 회로에서 사용하는 기본적인 디지털 ... 소자를 뜻하고 1개의 Gate는 1개 이상의 입력을 받아 입력 값들의 결과를 출력한다. 논리 게이트에서 출력 전압이 높은 상태 즉 high일 때는 1로 출력되고 출력 전압이 낮 ... 은 상태 즉 low일 때는 0으로 출력 된다. 먼저 NOT Gate는 한 개의 입력과 한 개의 출력을 갖는 게이트로서 논리 부정을 나타낸다. NOT 게이트의진리표는 아래 그림과 같으며 게이트의 입력을 A라 하고 출력을 B라 했을 때 B=

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.09

다운로드 장바구니
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 결과레포트 [참고용]

IC칩의 전원단자에 모두 연결해야함을 알 수 있다.실험에서 부울대수조작으로 간단화한 회로의 literal cost와 gate cost 줄어들었으며, 게이트 별로 지연시간이 있 ... 1. 실험 명부울대수와 논리조합2. 실험 개요부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익힌다. 이때 드모르강의 정리를 이해하고 부울대수에 활용 ... . 실험 결과(2) 예비보고서 1, 2항에 해당하는 회로를 구성하고 실험을 통해 진리표를 작성하라.그림 1 실험 2 NAND게이트만능기판 사진그림 2 NAND구성해당회로도표 1

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.01

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

방법위한 실험 순서 및 측정 방법그림 2의 회로를 설계한다. NMOS의 Source에 Ground를 연결하고 PMOS의 Source에 Power Supply의 5V를 연결한다. 그 ... 과 트랜지스터에 흐르는 전류 값을 측정하시오. 그리고 사전보고서의 계산 값, PSpice Simulation을 수행한 값과 비교하시오. Gate 전압 값인 0V를 회로에서 구현 ... 할 수 있는 방법에 대하여 고려하시오.그림 SEQ 그림 \* ARABIC 3 – NMOS Bias Circuit(나) “Lab 2”를 위한 실험 순서 및 측정 방법그림 3의 회로

리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
충북대 기초회로실험 반가산기 및 전가산기 예비

-input AND gate)? SN7432(Quad 2-input OR gate)? SN7486(Quad 2-input XOR gate)실험(1) 다음 회로를 구성하고 진리표를 작성하라.(2) 을 확장하여 다음 회로를 구성하고 진리표를 작성하라. ... 실험 6. 반가산기 및 전가산기(예비보고서)실험 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.이론(1) 2진 연산 ... (Binary Arithmetic)2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 사용하도록 구성되어 진다. 두 개의 2진 digit A

리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 경우 or gate와 and gate를 거친 값이 1이 나오게 하여 보상회로로 0110를 넣게 하였다. 그리고 or gate와 and 게이트를 거쳐 나온 보상회로를 십의자리 연산 ... gate와 and gate를 거친 값이 1이 나오게 하여 보상회로로 0110를 두 번째 74283(full adder)에 넣게 하였고 일의 자리 두 입력 값을 더한 값이 10을 넘

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

A+받은 기초논리회로 결과보고서 PSPICE

1. 실험 장비① 직류 전원 장치(DC 서플라이)② 멀티미터③ 프로브 (악어입클립 케이블)④ 브레드보드⑤ AND Gate(GD74LS08)⑥ OR Gate(DM74LS32N ... )⑦ 연결 도선2. 실험 내용 및 방법논리 함수를 디지털 전자 회로로 구현하는 경우, 높은 전압을 “1”상태로, 낮은 전압을 “0”상태로 간주한다. “1” 상태를 High 또는 True ... , “0” 상태를 Low 또는 False로 나타내기도 한다. AND, OR 함수는 가장 기본적인 논리함수라고 할 수 있다.논리 회로에 다이오드를 사용할 경우, 다이오드는 단방향

리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

다운로드 장바구니
판매자 표지

홍익대 실험 프로젝트 <Two Stage Amplifer 회로설계> 입니다. mosfet를 사용한 회로이며, pspice에서 2N7000/FAI 소자를 사용했습니다.

2022 전자회로실험 프로젝트< TWO STAGE AMPLIFIER >****** ***1. 전체적인 Project 진행 OutlineSpecifications of the ... 결과에서 계산한 것과 같이 저항과 전류의 값으로 계산한 gain과 실제로 얻은 gain이 동일하였다. 예상과 같게 결과가 나와 성공적인 실험이였다.회로 구현을 할 때 많은 시행 ... Saturation 모드에서 작동시켜야한다.두 번째로 cascode에 대해 간단하게 설명하자면 Common Source stage의 output에 Common Gate Stage를 연결해주

리포트 | 9페이지 | 2,500원 | 등록일 2022.06.26 | 수정일 2023.03.14

다운로드 장바구니
판매자 표지

한양대 Latches & Flip-Flops

. 관련 이론Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.하지 ... Chapter 1. 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2 ... 만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다. Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

[전자회로실험2]보고서5주차- MOSFET CS Amplifier

[전자회로실험2] 보고서MOSFET CS Amplifier[실험목적]-MOSFET 증폭기의 바이어스 방식을 공부하고, enhancement-mode MOSFET을 이용한c ... )2. CG (Common Gate)3. SF (Source Follower)-MOSFET CS Amplifier 회로일 때(CS mode로 사용하기 위해서는 Saturation ... }} over {v _{i}} =-g _{m} (r _{o} ||R _{D)}( {R _{i}} over {R _{i} +R _{Si}} )[실험방법]실험과정※실험. 위 회로에서 각 파라미터

리포트 | 7페이지 | 3,000원 | 등록일 2023.12.26

다운로드 장바구니
울산대학교 디지털실험결과22 디지털 논리회로의 전압특성과 지연시간

으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성을 파악하는 실험이다. 먼저 지연시간을 측정하기 위해 부록의 TTL Gate 연결그림을 보며 입력과 출력 ... 디지털 실험 22장. 디지털 논리회로의 전압특성과 지연시간 학번 : 이름 : 디지털 실험 22장. 디지털 논리회로의 전압특성과 지연시간 학번 : 이름 : 1. 실험 결과 그림 ... 22-4 Gate 전압측정 회로 / 측정 파형 TTL V _{IH} : 1.45V V _{OH} : 4.2V V _{Noise``High} : 2.75V V _{IL} : 950mV

리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
판매자 표지

한양대 Verilog HDL 1

Chapter 1. 실험 목적Verilog HDL과 VHDL의 차이를 파악한다. 또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 설정하기, gate 연결 ... 하기 등과 같은 기본적인 요소를 숙지하고 추후 다양한 기능들로 원하는 회로를 구성해 응용해볼 수 있는 실험 목적을 지닌다.Chapter 2. 관련 이론Verilog 베릴로그 ... 는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다. Verilog HDL (Hardware Description Language)라고

리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

다운로드 장바구니
판매자 표지

filp flop(sr, d) 결과보고서(기초실험1)-틴커캐드

, Q’의 값의 변화를 살펴보는 실험이었다. SR Latch는 2개의 입력, S와 R을 가지며 서로의 출력이 입력이 되는 순차회로이다. 또, Clock의 영향을 받지 않는다. 아래 ... 는 SR Latch를 회로로 구성해 실험한 결과를 나타낸다. 실험결과, 출력 Q를 기준으로 S=1, R=0이면 SET을 의미하고 Q=1, Q’=0이 된다. 반대로 S=0, R=1이 ... GATE로 구현한 실험결과를 나타낸다. 실험결과, D=0이면 Q=0(빨간색으로 연결된 멀티미터), D=1이면 Q=1(파란색으로 연결된 멀티미터)이 되는 것을 확인할 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기