"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,861-1,880 / 2,110건

실험 9. D/A & A/D Converter

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 11. 17과목명: 논리회로실험 결과 ... ) 회로의 구성과 동작 원리에 대해 이해하는 실험이였다.실험에서 사용한 A/D Converter는 Counter type으로 내부에서 D/A 컨버터로 발생시킨 전압이 아날로그 입력 ... 까지 counting 하는 counter 회로의 출력을 Analog로 바꿔주었다. 중간에 NAND gate인 7404와 7405 칩의 연결을 개방함에 따라 counting 하는 s

리포트 | 8페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
기초회로실험 계측기사용법

년도 - 학기년 학기과 목 명기초회로실험LAB번호실 험 제 목계측기 사용법(오실로 스코프, 함수발생기)실 험 일 자제출자 이름제출자 학번팀원 이름실험 4. 계측기사용법 ... 신호의 주파수를 지정한다.(0.02Hz - 2Hz 범위의 주파수 세팅은 1번의 디스플레이 장치에 표시되지 않으므로 이 다이얼을 통해 정확히 조절해야 한다.)- GATE TIME ... ) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치. 푸쉬/풀에 따라 TTL/CMOS 모드 선택된다.- DC OFFSET(PULL

리포트 | 5페이지 | 1,000원 | 등록일 2010.03.10

다운로드 장바구니
Active loaded MOS Amp를 이용한 DC 및 소신호 특성

실험 9. Active loaded MOS Amp를 이용한 DC 및 소신호 특성1. 실험 목적저항을 load로 사용하는 passive loaded amp에 비해 MOSFET ... aturation mode에서 동작하게 된다. Driver MOSFET 역시 saturation 영역에서 동작시킨다면, CMOS inverter를 대체할 수 있다. 이런 회로 구성은 동일 ... 한 type(NMOS, PMOS)만으로 회로를 구성해야 하는 제약조건이 있을 때 사용할 수 있다.CMOS inverter와 BJT inverter의 차이점1.구성CMOS

리포트 | 7페이지 | 1,000원 | 등록일 2009.11.06

다운로드 장바구니
MOS소자

실험 목적MOS(Metal-Oxide-Semiconductor)소자를 직접 제작하고, 작동원리를 이해한다.이론(1) Cleaning 공정1) Piranha cleaning: Si ... , IMD④ 소자간의 격리 - LOCOS, STI⑤ 열주기 동안 불순물 주입 mask layer⑥ Gate capacitor, MOSFET에서의 유전체2) 산화막 형성방법① RT~200 ... 규모 집적회로에 많이 쓰인다. MOS는 Metal Oxide Semiconductor를 약칭한다. MOSFET도 역시 전도채널의 형식에 따라 n-채널과 p-채널로 구분되며 각각

리포트 | 11페이지 | 1,500원 | 등록일 2010.07.04 | 수정일 2016.04.25

다운로드 장바구니
유전체 특론

Pentacene OTFTs with PVA Gate Insulatoron a Flexible Substrate작성자 :1, Introduction모든 폴리머 유기 박막 ... 반응효과가 있다. 이러한 이점에도 불구하고 PVA는 수분 흡수가 쉬워 공정 후 소자 특성이 급격히 떨어지는 결점이 있다. 본 실험에서는 수분 흡수를 줄이는 방법을 연구하고 교차결합 ... (cross-linked) PVA gate 절연층에서의 특성, 그리고 cross-linked PVA 층위에 PMMA buffer layer를 코팅할 때 소자 특성을 분석하였다.2

리포트 | 3페이지 | 2,000원 | 등록일 2008.03.29

다운로드 장바구니
Ch9. RS 래치와 D 래치

? 디지털 실험장치? 직류전원 공급장치? 회로시험기? 오실로스코프? TTL 7400(quad 2-input NAND Gate)- 4개의 정 논리 NAND 게이트가 각각 독립 ... 다.4. 실험과정 및 결과예측(1) NOR 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라. ... PageCh9. RS 래치와 D 래치사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적(1) 래치의 기본 개념을 파악한다.(2) RS 래치의 원리와 구성 및 동작 특성

리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
gate

실험 1. 논리 게이트1. 이 론논리 게이트(logic gate)란, 0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 ... 이상의 입력 단자와 하나의 출력 단자로 구성됩니다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있습니다.(1) 논리곱(AND 게이트)논리 ... 라면 출력은 "거짓"이 됩니다. 이러한 회로를 관찰하는 다른 방법으로는, 두 개의 입력들이 서로 다르면 출력은 1이 되고, 두 개의 입력이 서로 같으면 출력은 0이 된다고 생각

리포트 | 8페이지 | 1,000원 | 등록일 2008.09.26

다운로드 장바구니
게이트 및 조합논리회로 dld 디지탈논리회로실험

1. 실험관련 이론1. 논리회로와 게이트논리 회로는 비연속적(Discrete)인 신호를 다루는 회로인데 특히 두가지의 비연속적인 신호를 다루는 회로를 Binary Digital ... 다.게이트(gate)란, 한 개 이상의 입력 신호를 받아 한 개의 출력 신호를 내는 전자회로이다. 디지털 회로에서 특정 노드의 값은 ‘1’ 또는 ‘0’로 나타낸다. 정논리 ... .㉧ 논리식의 최소화 : 부울 대수의 법칙이나 정리를 이용하여 논리식을 간단하게 할 수 없을 정도로 간단하게 만드는 것.3) 도시법에 의한 간단화2. 실험계획1. 논리회로게이트

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.14

다운로드 장바구니
OP-Amp가 응용된 함수발생기 제작 최종보고서

전기전자회로실험최종보고서(OP-Amp가 응용된 함수발생기 제작)목차(INDEX)서론1. 개요2. 관련 이론a. OP-Amp란?b. 함수발생기3. 최종 목표 개념도4. 설계 추진 ... -FET형Bi-MOS형TR을 이용입력회로에 FET사용입력회로에 MOSFET사용[1]이상적 OP-AMP의 특징OP-AMP는 디지털 IC의 AND, OR Gate에 해당되기 때문 ... /GATigger또는 Gate Mode중 선택3. 최종 목표 개념도- 회로 설명 -HA17741(OP-Amp)을 이용 발진기, 적분기, 증폭기, 가산기를 구성하여, 함수발생기에서 사각파

리포트 | 17페이지 | 3,000원 | 등록일 2008.12.29 | 수정일 2015.06.25

다운로드 장바구니
[논리회로실험] 시프트레지스터와 카운터 (예비)

씩 이동하면 2로 나눈셈이 된다. 또 이것을 왼쪽으로 한 비트씩 이동해 보면 2로 곱해지는 것을 알 수 있게 된다.4. 실험방법1) 시프트 레지스터(1) 그림 1의 회로를 구성하라 ... 1. 실험목표1) 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다.2) 2진 시스템에서의 숫자 표시를 이해하고 2진 카운터에 대해 알아본다.3) 비동기식 카운터와 동기 ... 식 카운터의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.2. 실험 장비 및 부품1) 5V 전원2) 오실로스코프3) 함수 발진기4) IC

리포트 | 16페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[디지털회로실험]논리게이트

예비보고서실 험 주 제 :논리게이트(Logic gate)과 목 :학 번 :분 반 :이 름 :1.실험 제목: 논리게이트2.관련 이론논리 게이트란?논리 게이트는 논리적 결정을 하기 ... 위한 전자 회로로서, 대부분의 디지털 시스템을 이러한 게이트들로 구성되어 있다. 논리 게이트는 오늘랄 여러 가지 형태로 직접 회로 내에 이용되고 있으며, 가장 널리 보급되어 있 ... 10110XOR 게이트3.실험의 이론적 결과(1) 인터넷에서 74LS00 계열의 AND, OR, NOT, NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

, optimize the Boolean equations.다음과 같은 회로도를 얻을 수 있다.지금까지의 실험 이론적 배경 지식을 바탕으로 Assignment 1 / 2 를 실습 진행해 볼 ... ------------------------------------1. 실험 목적2. 실험 이론지식 VHDL 이란 무엇인가.2-1> VHDL2-2> VHDL의 기본 숙지사항2-2 ... > VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c

리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29

다운로드 장바구니
MOS소자

보호(Passivation)③ 유전체로서의 응용 - ILD, IMD④ 소자간의 격리 - LOCOS, STI⑤ 열주기 동안 불순물 주입 mask layer⑥ Gate capacitor ... [그림 1] Capacitor의 기본 구조도(7) MOSFET의 구분MOSFET는 흔히 MOS라고 약하여 부르며 반도체 기억소자로 집적도를 높일 수 있는 특징이 있어 대규모 집적회로 ... 의 절연체인 Oxide때문에 전류가 흐를 수 없다가 기판과 Oxide경계면에 전자가 모이게 되어 전도채널(Condution channel) 이 형성되어 전류가 통하게 된다.4. 실험방법

리포트 | 7페이지 | 1,500원 | 등록일 2010.05.12

다운로드 장바구니
위상제어

위상 전력 제어1. 실험 목적위상 제어를 통한 전력 제어를 이해하고, 전력용 반도체 사용법과 회로를 통한 전력 제어를 익힌다.2. 실험 내용(1) DIAC을 이용한 트리거 신호 ... 발생 실험(2) SCR을 이용한 위상전력 제어 실험(3) TRIAC을 이용한 위상 전력 제어 실험3. 실험 장비 및 부품? 반 고정 저항 50kΩ? 만능 기판 (일반용/소형 ... 의 위상 제어라 한다.? 위상 제어에 쓰이는 별도의 펄스 제어 장치를 사용하지 않고, RC 직렬 회로에 의한 위상천이와 DIAC이라는 트리거 전용 소자를 잘 결합함으로써 실용적인

리포트 | 9페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
트랜지스터

실험에서는 이런 트랜지스터를 이용해서 여러 회로를 만들어 보고 그런 과정을 통해 트랜지스터의 특성을 알아보도록 한다.그림 2 pnp형 , npn형 다이오드1). 트랜지스터의 기본 ... I. 이론1. 트랜지스터기초 (TRANSISTOR)실리콘이나 게르마늄으로 만들어진 반도체를 세 겹으로 접합하여 만든 전자회로 구성요소. 전류나 전압흐름을 조절하여 증폭, 스위치 ... 역할을 한다. 가볍고 소비전력이 적어 진공관을 대체하여 대부분의 전자회로에 사용되며 이를 고밀도로 집적한 집적회로(IC)가 있다. 접합형 트랜지스터(BJT)와 전계효과 트랜지스터

리포트 | 16페이지 | 1,500원 | 등록일 2009.05.24

다운로드 장바구니
유도초음파

초음파 검사를 적용하기에 이상적인구조체이다. 이와같은 연구의 결과로 최근 가동중인 항공기에 판파를적용한 사례가 보고 되고있다.실험에서 모의부식과실제로 부식된알루미늄판에 유도초음파를적용 ... 한 실험에서, 판의두께감육으로인해 전파하는 판파모드의 포드컷오프,군속도,음압통과/반사율과같은다양한파라미터들이민감하게 반응함을 증명한다.유도초음파를 이용으로 본 실습을 통하여 측정 ... 범위에 따라 차이는 있으나 일반적으로 위상속도가 주파수에 따라 변화하는 분산성을 갖고 있으며, 그 분산적 특성이 주파수나구조물의 두께에 대해 매우 민감하게 변화하게 된다.3. 실험

리포트 | 11페이지 | 1,000원 | 등록일 2008.12.18

다운로드 장바구니
기본 논리 게이트와 그 응용

부품- 디지털 실험 장치 - 직류전원 공급장치(DC power supply)- 회로실험기(Tester) - 오실로스코프 - 가변저항 10kΩ- TTL 7404(Hex Inberter ... ) - TTL 7408(quad 2-input AND Gate)- TTL 7432(quad 2-input OR Gate)4. 실험과정 및 결과 예측- AND 게이트그림 1-5와 같 ... 사전보고서제출일학과전자공학과조학번조원이름성명Ch. 1 기본 논리 게이트와 그 응용1. 실험목적- AND, OR, NOT 게이트의 동작 특성을 이해한다.- 조합 논리 게이트의 구성

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
[디지털]디지털논리회로실험 11,13,14장 예비 레포트

JK Flip Flop4. 실험 과정, 회로도 및 타이밍 다이어그램(1) RS LatchNAND Gate를 이용하여 [그림 11-8] (a)와 같이 RS Latch를 구성 ... 때Flop)4. 실험 과정, 회로도 및 타이밍 다이어그램(1) 4 bit 업(up) 카운터① [그림 13-8] 의 2진 비동기식 업 카운터 회로를 구성한다.② CLR 단자를 0V ... 목적동기 계수회로의 원리와 동작 특성을 이해하고 비동기 계수회로와의 차이점을 실험을 통하여 알아본다.2. 관련이론(1) 동기 계수회로비동기 계수회로는 이전 단의 출력에 의하여 다음

리포트 | 18페이지 | 1,500원 | 등록일 2006.05.11

다운로드 장바구니
실험 15. 전압 ∙ 전류 부귀환 회로

예비 보고서실험 15. 전압 ? 전류 부귀환 회로(가) 전압 귀환 증폭기1) R2=47㏀일 때 Vout 2) R2=10㏀일 때 Vout3) R2=150㏀일 때 Vout- Vout ... 할 수 있다. 즉, saturation이 되는 것을 관찰할 수 있다. R2의 값이 커짐에 따라 전압이득 또한 커지는 것을 볼 수 있다. 이것을 등가회로로 다시 나타내보면 R2는 입력단 ... 었다. 그리고 일정한 입력이 gate에 인가되었을 경우에 출력단자에는 많은 전류가 흐르고, 저항이 커지게 되면 이득이 높아지게 된다. 이것은 위 그래프에서 저항값을 변하면서 전압이득

리포트 | 4페이지 | 1,000원 | 등록일 2008.05.03

다운로드 장바구니
FeRAM의 원리 및 특징

다. 데이터가 휘발되지 않으므로 DRAM 소자에서 필요한 refresh 회로가 필요하지 않게 되어 설계가 간단해질 수 있고 planar process가 가능하므로 저렴한 비용으로 고집 ... 온도가 700℃이상으로 집적회로공정에 적용하기에는 너무 높은 단점이 있다. 후자는 높은 공정온도를 요하지 않는 장점이 있으나, Pt 전극에 집적하였을 경우 피로문제가 발생하게 된다 ... 형과 FET(Field Effect Transistor)형 두가지로 나눌 수가 있다. 반전분극 전류형은 현재 상품화되어 있는 반면 FET형은 이론적, 실험적으로는 그 동작원리가 확인

리포트 | 6페이지 | 1,000원 | 등록일 2009.08.17

다운로드 장바구니

이전10개 89 90 91 92 939495 96 97 98 다음10개

파워링크

신청하기