"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,661-1,680 / 2,110건

실험 2. 가산기와 감산기 (ADDER & SUBTRACTOR)

하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 9. 22과목명: 논리회로실험교수명: 이재진 교수님분 반: 월8.5교시학 번: 200420026 ... 을 수 두 출력에 대한 단순화된 Boolean Equation은,와 같다.이러한 반가산기는 XOR, AND의 논리회로만으로 구성할 수 있다.XOR, AND gate만으로 구성된 반가산 ... 와 OR gate 한 개로 구성이 가능하다. 이는 앞에서 배웠던 De Morgan's Theorem을 이용하여 더욱 회로를 간단히 함으로서 가능하다.반가산기 2개와 OR gate로 구성

리포트 | 11페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
논리회로 실험 결과레포트(가산기, 감산기, 디코더) 모든 그래프와 수식을 첨부한 레포트 입니다.

가산기를 다음과 같이 연결해서 전가산기를 구성할 수 있다.- 위의 블록도를 조합회로로 나타내면 다음과 같다.- 실험에서는 OR gate가 없어서 드 모르간 법칙을 이용해 아래와 같 ... 은 식을 구해서Not gate(7404)와 And gate(7408)를 섞어서 사용하였다.- 전가산기에서 모든 입력에 대해서 출력을 측정한 결과는 다음과 같다. (회로도는 뒷장 ... )InputOutput0000000101010010111010001101101101011111- 실제 회로 구성은 다음과 같이 하였다. (지면관계상 뒤에 실었습니다.)- 실험한 결과

리포트 | 15페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

1. 실험목표1) Logic gates를 이용하여 가산기와 감산기를 구성하여 동작을 확인한다.2) 위를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 ... 원리를 이해한다.2. 실험 장비 및 부품1) 5V DC 전압원2) IC : 74HC00, 74HC04, 74HC08, 74HC74, 74HC86, 74HC164, 74HC1943 ... ) 전압계 또는 오실로스코프4) LED표시기3. 실험관련 이론1) 카르노맵(Karnaugh map)ㆍ맵은 여러 개의 사각형으로 구성ㆍ각각의 사각형은 최소항(민텀)을 표시ㆍ출력값

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
물리예비보고서 기본논리게이트

가 High이거나 A와 B 모두 High이면출력 F는 High가 된다. A와 B가 모두 Low이면 출력 F는 Low이다.(a)진리표 (b)논리회로기호 (c)논리식④ NAND GATE 및 ... 출력이 발생하며, 모든 입력이 Low일 때 출력이 High가 된다.(a)진리표 (b)논리회로기호 (c)논리식⑤ NAND GATE와 NOR 게이트의 응용NAND 게이트와 NOR ... )논리회로기호 (c)논리식⑦ XOR 게이트의 응용XOR 게이트는 페리티확인 회로와 이진-그레이 부호 변환기에 응용된다.4.장치 및 실험방법실험기구 디지털실험장치 오실로스코프NOT

리포트 | 4페이지 | 1,000원 | 등록일 2009.03.24

다운로드 장바구니
3장 FET특성 및 증폭기 예비보고서

트랜지스터로 명명되며, 접합형 FET(JEFT:junction FET)와 절연형 FET(IGFET: insulated gate FET 또는 MOSFET:metal oxide s ... 된다.FET 증폭기는 보통의 트랜지스터와 마찬가지로 소스공통, 게이트공통, 드레인공통의 세가지 경우가 가능하나, 여기서는 소스공통의 경우에만 실험하기로 한다. [그림 3-3(a)]는 소스 ... 공통 FET 증폭회로이고, [그림 3-3 (b)]는 이에 대한 중간주파수범위의 소신호 등가회로이다.여기서 R1, R2, R3에 의해서 자기바이어스와 고정바이어스를 결합한 바이어

리포트 | 12페이지 | 1,000원 | 등록일 2010.05.06

다운로드 장바구니
실험 6. 시프트레지스터와 카운터

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 10. 27과목명: 논리회로실험 결과 ... 하게 동작하는 레지스터이다.옆의 입력을 보면 IC1에 H의 입력을 주었을 경우 clk가 바뀔 때 마다 출력값이 오른쪽으 로 이동을 하는 것을 볼 수 있다.실험 2. 집적회로 시프트 ... 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아보는실험이다.실험 1 시프트 레지스터는 J-K Flip Flop을 이용해 입력을 Shifting해서 출력 시키는 회로

리포트 | 17페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
Mos - FET 공통소스 증폭기 예비레포트

라는 의미는 drain을 통해서 전류가 다른 회로로 빠져나갈 수 있다는 의미에서 붙여진 이름이다.MOS라는 것은 Gate 전극이 일반적으로 금속(metal)로 이루어져 있 ... MOS - FET 공통 소스 증폭기1. 실험목적1) MOS - FET의 드레인특성을 실험적으로 결정한다.2) FET 증폭기에 대한 여러 가지 바이어스를 고찰한다.3) MOS ... - FET 공통 소스 증폭기의 전압 이득을 측정한다.※ 이제 막 전자회로2에서 J-EFT부분을 다루고 있기 때문에 그 이후 부분인 Mos - FET에 대한 배경지식이 거의 전무

리포트 | 4페이지 | 4,000원 | 등록일 2009.03.11

다운로드 장바구니
논리회로2 `엘리베이터/엘레베이터` 설계&제작 발표자료

기말 프로젝트 발표 2009 년 2 학기 - ㅇㅇㅇ ㅇ 조 - - 1 - 논리회로 2목 차 1 일정 - 2 - 2 주제 3 기능 4 설계 5 회로 6 동작화면 7 평가 8 업무 ... 별로 제작 [3 주차 ] 문제점 보완 및 브레드 보드 모듈제작 완성 [4 주차 ] 전체 회로 완성 , PPT 제작 완성 , 발표 준비 [5 주차 ][ 엘리베이터 ] - 4 - 2. 주 ... 제 조합논리회로 와 순차논리회로 를 응용하여 설계 해본 카운터 를 활용하기 위해 프로젝트 주제로 엘리베이터 를 선정 . 원하는 층을 입력 받아 현재 층과의 크기 비교 를 통해

리포트 | 25페이지 | 1,000원 | 등록일 2010.06.12

다운로드 장바구니
[디지털실험] 기본 논리게이트의 특성이해

LS08 (AND)2개74LS00 (NAND)1개74LS86 (X-OR)2개74LS32 (OR)1개74LS02 (NOR)1개74LS04 (NOT)1개4. 가상실험☞ 회로구성도 ... 분석PSIM을 통한 위의 실험 회로에 대한 이론은 아무 문제가 없음을 알아내었다.특히 실험 circuit은 X-OR을 이용한 2진비교기와 Gray Code 변환기, 패리티 검사기 ... 회로의 소비 전력이 증가되고 최악의 경우에는 출력소자가 파손된다는 내용을 찾을 수 있었다.5. 실 험☞ 회로구성도 & 결과① X-OR gate circuit 1Input출력전압[V

리포트 | 15페이지 | 2,000원 | 등록일 2008.03.13

다운로드 장바구니
디지털IC의개요 & AND OR NOT EX-OR Gate

-Oxide Semiconductor) IIL (Integrated-Injection Logic)실험 1. 디지털 IC의 개요※ TTL논리회로 실험에서 가장 많이 사용되는 IC는 74 ... )형 기능에 따라 14핀, 16핀 EX) MC 74 LS 04 - 7404실험 2. AND Gate☞ 그림 표기0 0 0 10 0 1 0 0 1 1 1CA B☞ 내부구조 ... ☞ Simulation실험 2. OR Gate☞ 그림 표기0 1 1 10 0 1 0 0 1 1 1CA B☞ 내부구조☞ Simulation실험 2. NOT Gate☞ 그림 표기Inverter

리포트 | 7페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
FET(Field Effect Transistor)

는 트랜지스터에 비해 고입력 임피던스를 가지며 MOSFET 는 JFET에 비해 높은 입력 임피던스를 가지고 있다. 이번 실험에서는 FET의 전압-전류 특성과 FET 증폭회로의 이해 ... 의 Vgs는 -3.0V로 하여 전압분배회로를 구성하면,(Rg = 1.6k 로 놓을 때)= 5k= 2.3k실험 3. N-MOS 와 P-MOS를 이용한 회로를 구성하고 Inverter ... 로동작함을 보여라.6.Experimental Results1. 실험1A. Data1) 실험에 사용한 회로위와같이 구성한후 Vcc를 12v로 정하고 VGs전압을 서서히 올려 가면서 측정

리포트 | 24페이지 | 2,000원 | 등록일 2010.09.12

다운로드 장바구니
[예비,결과]NOR와 NAND 및 EXCLUSIVE-OR 게이트

실험3-4. NOR와 NAND 및 EXCLUSIVE-OR 게이트1. 실험목적가. NAND, NOR 및 XOR 게이트의 기능 공부나. 게이트의 회로기호, 진리표, 부울대수에 의한 ... 논리함수의 표현방법 공부다. 게이트의 기능을 측정을 통하여 실험적으로 이해2. 관련이론가. 디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이 ... 들의 논리연산에는 불대수(Boolean algebra)가 사용된다. 불대수의 함수를 논리함수(logic function) 라고 부르고, 논리함수를 실현하는 전자적 스위칭회로를 논리회로

리포트 | 9페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
전자회로 실험 예비 보고서(OTA 회로)

을 서약합니다.학 부: 전자공학부제출일: 08.5.21과목명: 전자회로 실험교수명: 이행세 교수님조: 1조학 번:성 명:전자회로 실험 10 (OTA 회로)실험 10. OTA회로1 ... 를 Gate level로 디자인 하여 시뮬레이션 하였다. 물론 각 gate들은 모두 ideal한 소자로 하였기 때문에 실험9번 때와 같이 실험과 비교하면 오차가 발생할 것이 ... 의 Sine Wave, VMOD에 9VP-P(10V~1V), 1kHz의 Sine Wave를 인가한다.↑ 그림 : CA3080을 이용해 구성한 진폭 변조회로○ 실험 결과① CA3080

리포트 | 7페이지 | 3,000원 | 등록일 2008.09.09

다운로드 장바구니
전자회로실험) mosfet current source 결과레포트

◎ 실험기구직류전원트랜지스터 : 2N7000 (MOSFET)저항 (1kΩ)디지털 멀티미터캐패시터 (0.47μF)오실로스코프: 실험에 사용된 회로도와 Breadboard에 회로구성 ... 이 변하여도값은 변하지 않고값이 변해야값이 변한다는 사실을 알 수 있었다.◎ 고찰이번 실험은 MOSFET 의 동작특성을 바탕으로 Current Source(mirror) 회로 ... 를 구성하는 실험이었다. 예비보고서를 쓰기 위해 실험책에 나와 있는 회로를 PSPICE 로 Simulation 하였을 때, 제대로 동작하지 않아서 이번 실험이 많이 걱정되었었다. 그러나

리포트 | 5페이지 | 1,000원 | 등록일 2008.11.26

다운로드 장바구니
전자회로실험 결과보고서-공통소스 증폭기

한 JFET의 파라미터를 사용하여 전압이듯에 영향을 미치는 요인을 조사하는 것에 있다.2. 배선(회로)도3. 실험에 사용한 소요부품 및 장비소요부품 및 장비 이름갯 수저항(1/4W)1㏀2개 ... .34%조 건VinVout측정값 이득기댓값 이득%오차정상회로(실험순서 5)781㎷1.56V1.9982.49820.02%부하저항 없음(실험순서 6)781㎷7.75V9.9314 ... .2430.27%바이패스캐패시터와부하저항 없음(실험순서 7)781㎷2.20V2.8173.53320.27%< 데이터-정상회로일 경우 >< 데이터-부하저항 제거시 >< 데이터-바이패스

리포트 | 6페이지 | 1,000원 | 등록일 2009.06.22

다운로드 장바구니
NAND GATE

Gate를 이용한 논리도010011100100.1314.45014.4470.131 Gate 진리표 Gate 실험값-> 이번 실험은 NAND Gate 만을 이용하여 위와 같은 회로도 ... 진리표 Gate 실험값-> 이번 실험은 NOR Gate를 이용하여 논리도를 구성하여 이론값을 구하였다. 회로도를 작성하는데 어려웠고 이론값을 구하는데도 어려움을 겪었다.결과 및 ... 실험 보고서제 출 일 : 2007. 10. 11실 험 조 : 9조조 원 :실험 목적논리 소자 NAND, NOR, X-OR Gate를 이해하고 이론으로 배운 값을 실험을 통해 확인

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.08

다운로드 장바구니
복호기와 부호기

고, 실험1과 같은 방식으로 실험을 진행하였다. 파형발생기 역시 5V 사각파 1Hz로 설정하였다.왼편과 같이 회로를 구성한 후에 LED에 위에서부터 AA' B B' 그리고 Clock ... 실험 7. 복호기와 부호기(Decoder & Encoder)Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작 ... 원리를 이해한다.Ⅱ. 이론(1)디코더(Decoder)디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중 입력, 다중 출력 논리 회로를 말한다. 즉 n비트

리포트 | 22페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
펄스파의 발생과 파형정형 및 Schmitt 트리거

2개▶ IC : 7400, 7403, 7414- 각 1개3. 실험 관련 지식1) 비안정 멍티바이브레이터< 그림 >발진하는 디지털 회로를 비안정 멀티바이브레이터라 한다. 이 회로 ... 1. 실험 목적1) 트랜지스터 비안정 멀티바이브레이터에 대하여 학습한다.2) IC를 이용한 비안정 멀티바이브레이터에 대하여 학습한다.3) 펄스폭의 확장에 대하여 학습한다.4) 단 ... 안정 멀티바이브레이트에 대하여 학습한다.5) Schmitt트리거에 대하여 학습한다.2. 실험계기 및 부품▶ CRO- 1대▶ 전원 (DC +5 V, 100 ㎃)- 1대▶ 트랜지스터

리포트 | 6페이지 | 1,500원 | 등록일 2010.05.23

다운로드 장바구니
디지털논리회로실습-6장 병렬가산기 및 감산기

디지털회로실험예비 보고서(제 6장 병렬 가산기 및 감산기)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 6장 병렬 가산기 및 감산기1. 실험 목적 및 기본 개념 ... 실험 목적: MSI / LSI 칩들의 기능을 직접 수행해보고, 이들 칩을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해한다.※ MSI(Medium Scale ... 1908 년대 후반~ULSI(Ultra Large Scale IC)거대규모 IC1000만 개 이상1990 년대~2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
[논리회로실험] Mux and Demux (예비)

, 74HC139 1개3. 실험관련 이론1) 3상태 버퍼(3Stated Buffer)지금까지 논리회로는 출력으로 반드시 "1"또는 "0" 이외에는 "하이 임피던스"나 "플로팅 ... 다.3상태 버퍼와 스위치쌍방향성 버퍼2) 실험에 사용되는 IC칩① 74HC20(Dual 4-input NAND gate)PIN CONFIGURATIONLOGIC DIAGRAM② ... 회로도의 AND gate, OR gate와 Inverter를 결선하여 2x1 Mux를 설계해 보시오.※ 도움말 : AND 게이트와 OR 게이트의 bit mask 기능은 다음과 같

리포트 | 10페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니

이전10개 79 80 81 82 838485 86 87 88 다음10개

파워링크

신청하기