"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,921-1,940 / 2,110건

[디지털 시계]알테라(Altera) 를 이용한 디지털 시계 구현

실험 보고서실험일자2004년 10월 25일실험자이광훈실험조10조공동실험자1. 실험목적⇒ 디지털 시계 구현을 통해 디지털 시스템 설계 능력을 배양하자.⇒ 규모가 있는 실제 응용회로 ... 게 된다.이 회로부분은 시 조정 회로에서 나오는 MODE 출력값과 분주기 클럭을 AND GATE로 연결한 회로이다. 시조정을 위해 입력 MODE에 LOW값을 주면 파란선으로 나오 ... 구현을 통해 simulation & verification의 중요성 이해.2. 사용 부품 및 계측기⇒ 알테라(Altera)3. 이론적 내용 및 모의실험① 카운터 설계◎ MOD-3

리포트 | 20페이지 | 1,000원 | 등록일 2005.11.28

다운로드 장바구니
[디지털실험]디지털실험

에서 클럭을 네 번 가하면서 S0의 출력을 차례로 기록하라.이 회로를 직렬입력-직렬출력 레지스터로 사용하는 실험을 해 보라.4. 의 회로를 구성하고 클럭을 가해가면서 계수회로의 상태표 ... 를 작성하라. 주기성이 나타날 때까지 실험하라.5. 의 회로를 구성하고, 다음의 과정을 따라 실험하라.(1) A를 low로 하고, CLR을 low에서 high(2) A를 high로 하 ... 실험12. 쉬프트 레지스터( 예비 보고서 )■ 목 적1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 커운터의 동작을 이해한다.■ 원 리플립플롭

리포트 | 7페이지 | 1,000원 | 등록일 2006.01.08

다운로드 장바구니
산화물반도체,Oxide Semiconductor

기반의 소자는 bias stress에 의해 treshold voltage(문턱전압)이 shift하는 현상에 의해 오동작 하는 단점이 있는데 이를 개선하기 위해서는 별도의 보정회로 ... 와, conducting material을 그대로 이용하되, gate-insulator를 ferroelectric을 이용하여 TFT 특성을 선보인 연구 또한 진행된 사례가 있 ... Indium기업들에 의해서 연구 되어지고 있다. IGZO와 SGZO(SnO2-Ga2O3-ZnO)의 비교실험을 한 결과에서, IGZO기반의 소자에 비해 SGZO기반의 소자의 특성이 비교적 좋

리포트 | 9페이지 | 2,500원 | 등록일 2009.10.18

다운로드 장바구니
TTL 특성 및 응용실험

: 고 레벨 출력 팬 아웃 수FO(L)=IOL/IIL : 저 레벨 출력 팬 아웃 수■ 예비 보고사항 (NAND 회로 (실험: 74LS00))○ TTL NAND Gate의 동작원리 ... TTL 특성 및 응용실험■ 목표TTL(Transistor-Transistor Logic)로 구성된 디지털 IC(Digital Integrated Circuit)의 특성 및 동작 ... 는 디지털 회로에서 사용되는 각종 논리용 소자 중 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터인 소자를 말한다. TTL 소자는 보통 74시리즈 IC이다. 동작속도(전파지연시간

리포트 | 8페이지 | 1,000원 | 등록일 2006.12.15

다운로드 장바구니
플립플롭을 이용한 10진, 12진 카운터 설계 실험레포트

를 반복하는 카운터를 말합니다.3번 실험에서 제작할 모듈러 N 카운터는 1,2번 실험을 포괄하는 것으로서 N개의 상태를 미리 정해진 순서대로 반복하는 카운터입니다. 1,2번 실험 ... 이 순차카운터라면(0,1,2,3,....증가 카운터나 9,8,7,6...감소카운터를 의미) 3번 실험의 모듈러N카운터는 숫자의 순서에는 상관없이 순서를 정한 것을 의미합니다. 예 ... 74LS1615.Simulation1. 실험1- 핸드아웃에 주어진 순서에 따라 설계- 클럭이 상승할때마다 1씩 증가하고 있으며(Q0가 가장 낮은자리) 9에서 0으로 넘어감을 보여주

리포트 | 17페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
소자 모델링 실험-예비보고서

2장 예비보고서소자 모델링 실험학 과학년학 번분 반실험조성 명전기전자공학부3대신호 모델트랜지스터의 대신호 모델이란, 아래와 같은 특성을 가지는 것이다.- 바이어스 조건을 바꾸 ... 이 될 조건은이 조건을 다음과 같이로 명확하게 나타낼 수 있다.가보다 크고 Drain voltage가 Gate Voltage 아래로이상 떨어지지 않을 때,MOSFET ... 처럼 동작한다.이것이 대신호 등가 회로 모델(large-signal equivalent-circuit model)이다.BJT가 BJT에서는 성립하므로 순방향에서 활성화가 되는 대신호

리포트 | 5페이지 | 1,000원 | 등록일 2007.03.27

다운로드 장바구니
cascode 증폭기 실험

1. Introduction(1) 실험목적- 다단 BJT의 바이어스 회로 설계한다.- cascode 증폭기BJT의 이득 계산하고, 장점을 이해한다.2. 이론(1) Cascode ... 란?- Q1의 collector단과 Q2의 emitter단이 서로 연결된 회로형태를 말한다.(2) Cascode 증폭기란?- Common gate(Common base) 증폭기 단 ... 을 common source(common emitter) 증폭기 단에 높음으로써 증폭도를 높이는 회로를 말한다.(3) Common Emitter Amplifier- CE Amp

리포트 | 4페이지 | 1,500원 | 등록일 2007.03.17

다운로드 장바구니
JFET 공통소스증폭기

실험3. JFET 공통 소스 증폭기◎ JFET의 자기 바이어스(Self-bias)○ JFET은 Gate에 전원이 공급되지 않아도 드레인전류 ID가 흐를 수 있다. 이것을 자기 바 ... 미터 바이어스라는 말은 에미 터에 0V아닌 전압이 가해졌다는 의미이다.다음은 회로에서 가장 많이 쓰이는 전압 분배기이다.◎ 공통 소스 증폭기(Common Source ... 은 Bipolar Transistor에 비해 떨어진다. 그러므로 JFET은 입력신호원의 출력 임피던스가 높은 경우에 높은 전류이득을 얻기 위한 회로에 이용된다.

리포트 | 4페이지 | 1,000원 | 등록일 2007.03.10

다운로드 장바구니
쉬프트레지스터

을 직렬 또는 병렬출력으로 병렬입력을 직렬 또는 병렬출력으로 내보낼 수 있게 된다. 병렬 입출력형 쉬프트 레지스터실험 방법 ;1. SN7474를 이용하여 의 회로를 구성하라. 먼저 ... 의 출력을 차례로 기록하라.이 회로를 직렬입력-직렬출력 레지스터로 사용하는 실험을 해 보라.4. 의 회로를 구성하고 클럭을 가해가면서 계수회로의 상태표를 작성하라. 주기성이 나타날 ... 때까지 실험하라.5. 의 회로를 구성하고, 다음의 과정을 따라 실험하라.(1) A를 low로 하고, CLR을 low에서 high(2) A를 high로 하면 입력에 high가 가해

리포트 | 10페이지 | 1,000원 | 등록일 2006.11.09

다운로드 장바구니
FET특성 및 증폭기

실험 2. FET특성 및 증폭기1. 관련 이론전기장 효과 트랜지스터(FET: field effect transistor): 단극(單極)트랜지스터 또는 FET라고도 한다. 원리 ... 는 반도체의 소스(source)에서 집전극(集電極)의 드레인(drain)에 흐르는 전자류(電子流)를 게이트(gate)에 가한 전압에 의한 전기장으로 제어하는 것이다. 즉, 채널의 저항 ... 표면에 산화막을 만들고 그 위에 제어용 전극(게이트)을 만든 MOS(metal oxide semiconductor)형이 만들어져서 대규모 집적회로가 제작되었다. 그래서 초기

리포트 | 11페이지 | 1,000원 | 등록일 2008.06.23

다운로드 장바구니
태양광발전을 이용한 dc모터구동

TMS320F2811 188.1 디지털 제어 18제 9장 PSCAD/EMTDC 199.1 시뮬레이션 시스템 구성 199.2 하드웨어 구성 및 실험 결과 22제 10장 결 론 25 ... 이다.2.2 태양전지 어레이 구조그림 2-2. 태양전지의 등가회로그림 2-2는 태양전지의 등가회로를 보여주며 한 개의 이상적인 다이오드와 Iph의 크기를 갖는 전류원으로 구성 ... 된 빛에 의해 생성된 캐리어가 외부로부터 방해를 받지 않을 때 폐회로를 통해 흐르는 광전류로서 전지의 단락전류 Isc이며, 다이오드 전류 ID는 Isc와는 반대 방향이다. 병렬저항

리포트 | 28페이지 | 3,000원 | 등록일 2009.12.21

다운로드 장바구니
[전자재료]전자 재료 실험

/drain 전극으로 Ag(Cu)를 이용하여 TFT소자특성 평가2. 실험 방법1) gate 전극형성? Sputter를 이용하여 glass위에 Cr을 증착한다.? Cr위에 PR을 spin c ... 2005년 1학기 전자 재료 실험 결과 보고서1. 실험 목적2. 실험 방법3. 이론4. 결과 및 고찰5. 참고 도서 및 참고 웹 사이트1. 실험 목적- 단일 source ... oating 한다. (RPM : 3500)=>Positive PR을 사용?soft baking(온도 : 80～85℃, 시간 : 60초)?gate pattern make를 이용

리포트 | 10페이지 | 2,000원 | 등록일 2006.06.23

다운로드 장바구니
Homework 디지털공학

이 된다. 다시 2‘s complement하면 0000010010이 되어 -18이 된다.이렇게 계산을 해서 확인을 해보면 실험의 결과 값과 계산 값이 정확하다는 것을 알 수 있 ... 다. 즉, 모든 임베디드 시스템에도 따로 빼기 연산을 하는 회로를 만드는 것이 아니라 이와 같이 2‘s complement후 덧셈 연산기를 그대로 쓰므로 회로를 줄이게 되는 것을 알 수 ... 를 AND 한 값들과 첫 번째 full-adder에서 나온 carry를 OR gate를 통과 시켜 Output carry를 만들고 그 것을 두 번째 full-adder에 {0,car

리포트 | 4페이지 | 4,900원 | 등록일 2010.10.21

다운로드 장바구니
[디지털실험]부울대수기본연산

장 부울대수/ 기본연산실험 목적-논리 회로 측정에서 기본적인 부울 대수 연산을 사용한다.-부울 표현식의 동일성을 실험적으로 조사한다...PAGE:6부울대수/ 기본 연산..PAGE ... 적으로 A, B, x, y, z 등의 문자로 표시3개의 기본적인 동작- AND, OR, NOT 게이트..PAGE:4부울대수부울 대수의 목적- 디지탈 회로의 해석과 설계를 쉽게 하는 데 있 ... 다.부울 대수식의 응용- 부울 변수 사이의 진리표 관계를 대수 형식으로 표시- 논리도의 입출력 관계를 대수 형식으로 표시- 같은 기능을 갖는 더 간단한 회로의 발견..PAGE:55

리포트 | 24페이지 | 1,500원 | 등록일 2006.03.24

다운로드 장바구니
HEMT의 정의와 기술 동향 모든것[High Electron Mobility Transistor, 통신용 초고속 반도체 소자]

device의 비교⑶ Devices of HEMT1) 통신용 초고속 반도체 소자 - GaAs 집적회로와 HEMT2) 고저로 도핑한 오믹층을 갖는 전력 PHEMT소자3 ... 은 전자장이 노출된 환경에서 MOSFET의 이차원 전자가스를 측정하였다. 이 실험들의 결과로 Dr.Klitzing는 반도체의 Hall 전압이 quantum-theoretically ... 초고속 LSI를 실현하기 위해 많은 연구가 진행되고 있다.⑶ Devices of HEMT1) 통신용 초고속 반도체 소자 - GaAs 집적회로와 HEMT)Ⅲ-Ⅴ 복합물 반도체

리포트 | 17페이지 | 2,500원 | 등록일 2009.02.17

다운로드 장바구니
관마찰실험 보고서

을 따라 흐르는 유동의 마찰계수를 구하는 방법과 같은 방법으로 파이프 지름의 변화에 따라 구해진다.3. 실험장치 및 방법⑴ 실험장치수조로부터 펌프에 의해 공급되는 물은 회로를 지나 수조 ... 1. 실험 목적유체가 관내를 흐를 때 유체 점성에 의한 관 마찰로 인하여 에너지 손실이 발생한다. 본 실험에서는 직선 원관 내에서의 마찰손실을 측정해보고 관 마찰에 의한 에너지 ... 의 차이와 같다. 관내의 비압축성 유체의 유동이 난류일 경우에 손실수두는 실험적으로 관의 길이, 직경, 벽의 거칠기, 유체속도, 유체밀도, 점성계수의 함수임을 알 수 있다.방정식

리포트 | 12페이지 | 2,000원 | 등록일 2009.07.17 | 수정일 2015.11.03

다운로드 장바구니
논리회로실험- 래치와 플립플랍 예비보고서

는다.※예비보고서1) NAND gate를 이용하여 클럭화되지 않은 R-S F/F의 조합회로를 구성하고 그 동작을 설명하시오.≪조합 회로≫동작 상태입력출력SRQQ’금지상태0011SET ... 1. 실험목적- 여러 종류의 FLIP FLOP을 구성하여 그 특성과 동작을 알아본다.2. 실험이론- 플립플롭은 입력의 변화가 없으면 출력이 일정한 2진값을 유지하도록 동작 ... 시키려면 [그림8-16] (A)의 미분 회로를 거쳐 (B)와 같이 다이오드(DIODE)를 통과시키면 정진행 파형을 얻을 수 있다.이와 같이 플립플롭은 클럭신호에 의해서 정해진 시점

리포트 | 10페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
디지털공학실험 예비보고서

실험 2 간단한 조합논리 회로설계2.3 실험내용2.3.1입력변수가 A, B, C이고 출력변수가 Y인 3-입력 다수결 회로(majority gate)를 설계한다. 다수결 회로 ... 의 출력은 입력변수 중 다수(majority), 즉 2개 이상의 입력이 1이 될 때 출력이 1이며, 3-입력 XOR 회로와 동일하다.① 표 2.2의 진리표를 작성하고, SOP와 POS ... ) : 1개2.3.2그림 2.3에 주어진 디지털 회로에 대한 진리표를 작성하고, 출력 Y에 대한 부울식을 구하라. 이 회로를 실현하여 얻어진 진리표를 검토하여 무슨 기능을 하

리포트 | 5페이지 | 1,500원 | 등록일 2007.03.22

다운로드 장바구니
Data EEPROM 메모리와 watchdog 사용하기

바보는 천재를 이기지 못하고천재는 노력하는 자를 이기지 못하고노력하는 자는 즐기는 자를 이기지 못한다.실험 9Data EEPROM 메모리와 Watch 사용하기그리고 A/D 변환기 ... 는 아니며, 메모리의 내부회로에 따라서 값이 결정된다.)⇒ 시스템의 설정조건이나 사용자 계수 등은 전원이 꺼져도 보관될 수 있는 별도의 기억장치가 필요하다.일반적으로 메모리에 기억 ... (誘電體) 물질을 관통하여 각 메모리 cell과 결합되어 있는 floating gate로부터 전하를 제거한다. Flash RAM은 program을 저장하는 메모리로 사용되고 있

리포트 | 16페이지 | 1,000원 | 등록일 2009.04.04

다운로드 장바구니
[회로실험]회로 간소화 및 Exclusive-OR 회로

회로라는 것을 알 수 있다.7) 실험 회로 7 - NAND gate로 구성된 EX-OR와 NOR gate로 구성된 EX-OR회로의 동작을 확인하라.{그림 . NAND gate로 구성 ... 의 구성은 Simulation의 회로와 같은 형태로 구현되었다.1) 실험 1 - {rm overline{A cdot B + C cdot D}의 회로를 NAND gate로 구성된 {rm ... Exclusive-OR 회로1. 실험제목☞ 회로의 간소화 및 Exclusive-OR 회로2. Abstract☞ 부울 함수를 실현하는 디지털 논리 게이트의 복잡성은 실현할 함수

리포트 | 21페이지 | 1,000원 | 등록일 2005.04.08

다운로드 장바구니

이전10개 92 93 94 95 969798 99 100 101 다음10개

파워링크

신청하기