"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,761-1,780 / 2,110건

대소 비교 회로 일치회로

제 6장. 대소 비교 회로 및 다중출력 회로실험목적대소 비교 회로, 일치회로 및 다중출력 회로를 설계하여, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.사용 기 ... 자재 및 부품논리 실험기(Digital Logic Lab. Unit), 7408(4조 2입력 AND Gate), 7432(4조 2입력 OR Gate), 7486(4조 2입력 XOR ... Gate), 7400(4조 2입력 NAND Gate), 7402(4조 2입력 NOR Gate), 7404(6조 Inverter), 저항 7개(150Ω)관련이론2-1 대소비교회로대

리포트 | 3페이지 | 1,000원 | 등록일 2007.03.24

다운로드 장바구니
논리회로 가산기 감산기

ry로 둘 때, 전가산기의 동작을 확인할 수 있었다.이 실험도 또한 OR gate로 쓰인 IC 소자의 특성으로 carry의 값이 0.15-0.18, 4.45-4.53 등으로 출력 ... ) logic diagram(b) 실제 측정값(c) 이론적 진리표※ 결과 분석그림의 Logic diagram은 NOT gate로 표현을 했지만, 실험에서는 X의 보수를 구하기 위해 X변수 ... 었다. Probe에서 잡음이 들었는지 몇몇 실험은 출력값이 일정한 양상이 아닌 약간의 흔들림이 있었던 것이 나타났지만, 실험결과에 영향을 미칠 정도는 아니었다. 논리 회로에서의 사칙연산

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
판매자 표지

전기공학실험 4 예비(직류교류변환기)

※ 실험 이론● 사이리스터(Thyristor)사이리스터의 회로 기호 대표적인 전류-전압 특성- 전력용 스위칭 분야에서 가장 중요한 반도체 소자의 하나- p-n-p-n접합의 4층 ... 다.- Holding current (IH): SCR의 ON 상태를 유지하기 위한 최소한의 양극전류: ON 상태에 있는 SCR의 Gate 회로를 개방하고 양극 전류를 줄여가면 어느 ... 회로이다- n-p-n, p-n-p인 각각의 전류 증폭율을 hFE1, hFE1라고 한다면 피드백 회로의 전류 이득 G = hFE1+hFE1이다.- lco1,lco2를 각각 n-p-n

리포트 | 10페이지 | 2,000원 | 등록일 2011.05.20 | 수정일 2015.01.12

다운로드 장바구니
[전기전자기초실험] 기본 논리 게이트 설계 실험 예비보고서

학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년① 게이트들을 트랜지스터로 구현하는 방법- 게이트들을 트랜지스터로 구현하는 방법?AND 게이트 : 트랜지스터의 E ... 으므로 이는 AND의 원리와 같다.AND 게이트회로도?OR 게이트 : 두 개의 트랜지스터 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력한다.OR 게이트회로 ... 도?NOT 게이트 : 입력값과 반대의 결과가 출력된다. 즉, 입력이 0이 되면 출력은 1이고, 입력이 1이 되면 출력은 0이다.NOT 게이트회로도② XOR 게이트를 최소의 2입력

리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
Ch6. 기본 논리 게이트와 그 응용

와 OR 게이트 Block Diagram 을 그리면 위의 그림과 같다.3. 사용기기 및 부품? 디지털 실험장치? 직류전원 공급장치? 회로시험기? 오실로스코프? TTL 7400 ... . 실험과정 및 결과예측(1) 그림 6-11과 같은 회로를 결선하고 입력 A, B에 따른 출력 S와 C를 측정하라.ABSC0000011010101101그림 6-11 반 가산기(2 ... PageCh6. 기본 논리 게이트와 그 응용사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적1. 반 가산기와 전 가산기의 원리를 이해한다.2. 반 감산기와 전 감산기의 원리

리포트 | 7페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
예비08_RAM

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 실험8 예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... 기억 소자의 동작을 실험을 통해 확인한다.II. 이론 및 유의사항◆ RAM (Random Access Memory)RAM은 정보를 저장하거나 저장된 정보를 읽어낼 수 있는 기억장치

리포트 | 5페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
NAND와 NOR게이트

형 AND gate 와 같은 원리라 생각하면 된다.3. 사용기기 및 부품- 디지털 실험 장치 - 직류전원 공급장치(DC power supply)- 회로실험기(Tester) ... -input NAND Gate. open-collector)- 저항 5.6[kΩ] 1/4W4. 실험과정 및 결과 예측- NAND 게이트: 그림 3-7의 NAND게이트 실험회로를 결선 ... 게이트와 등가회로- 결선형 AND (wired AND): 결선(wired) AND gate란 별도의 AND gate를 사용하지 않고 출력을 모두 묶음으로써 AND gate 역활

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
실험 4. 멀티플렉서와 디멀티플렉서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 9. 29과목명: 논리회로실험교수명 ... 된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 이 실험에서는 논리소자로 구성되는 디지털먹스를 다룬다 ... : 이재진 교수님분 반: 월8.5교시학 번: 200420026 / 200420031성 명: 김승욱 / 김용정 (9조)실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer

리포트 | 12페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
함수발생기, 주파수카운터, 오실로스코프, 리사주 곡선

는 한 방향으로 흐르는 전류를 의미한다.직류 회로 시스템에서는 Capacitor 나 Inductor 을 사용할 수 없다. Capacitor 는 Open Circuit 을 유발 ... 하고, Inductor 은 Short Circuit 을 유발하기 때문이다. 회로 해석시 단순히 실수 범위로만 해석하면 된다.▒교류: AC (Alternating Current)주기 ... 에 사용해야 한다. 또한 A-input에는 30V RMS 이하로, B-input에는 7V RMS 이하로 입력해야만 장비의 내부회로에 손상이 가지 않는다. 10진 카운터의 경우에는 일정

리포트 | 6페이지 | 1,000원 | 등록일 2010.03.10

다운로드 장바구니
[전자회로]MOSFET/CMOS pspice시뮬레이션 프로젝트

1.2-input CMOS NAND gate와 2-input CMOS NOR gate를 transistor 수준의 회로를 구성하여 실험하고 결과를 분석하시오.▶2-imput ... NAND gate위 회로도는 nMOS와 PMOS 를 이용한 NAND gate 이다. nMOS는 직렬로 pMOS를 병렬로 연결하면 NAND LOGIC이 된다.[input 1 - V1 ... 바로 내려가지 않는다. 이는 switching시의 바로 전압이 내려가는데 시간이 걸리기 때문인 듯하다.2. Y=(ABC+DE)F+G 를 compound gate CMOS 회로로 설계

리포트 | 8페이지 | 1,500원 | 등록일 2007.05.26

다운로드 장바구니
JFET 공통 드레인, 게이트 증폭기 회로 실험 및 시뮬레이션

실험 4. JFET 공통 드레인, 게이트 증폭기1. 목적JFET을 이용한 공통 드레인 증폭기와 공통 게이트 증폭기의 동작 원리와 특성을 이해하고자 한다.2. 이론◎Source ... . 이와 같이 회로의 두 부분을 최대한 특성을 망치지 않고 연결하기 위해 Buffer가 필요한데, Source Follower는 바로 이런 Buffer 역할을 할 수 있 ... 다.Figure 1 (a) Source Follower, (b) Voltage Transfer Characteristic(VTC)Figure 1 (a)의 회로의 Gain을 Common

리포트 | 10페이지 | 1,500원 | 등록일 2008.01.24

다운로드 장바구니
15 D 래치 및 D 플립-플롭-예비,결과보고서 디지털공학실험

-2에 보인 것과 같이 조종 게이트들과 인버터의 추가를 들 수 있다. 이 회로는 게이티드(gated) D(data 약자) 래치라 불린다. Enable 입력은 Enable이 참일 때 ... 시켜 스위치의 되튐을 몇 번 모의 실험하라(스위치가 되튐에 의해 반대쪽 단자로 연결되는 경우는 없으므로 A를 접촉새서는 안 된다). 스위치의 되튐에 의한 영향 제거 회로로 사용된 S-R ... 하면 R에 LOW입력, Q가 LOW로 출력, GREEN LED 점등Pspice로 구성해본 회로도(게이티드 D)브레드보드판에 구성한 회로(게이티드 D)실험순서 5 : D 래치 회로에 관한

리포트 | 13페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
제5장. 기본연산회로

제5장. 기본연산회로목적연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.사용 기자재 및 부품논리 실험 ... .[그림 5-11] 반감산기에 의한 전감산기실험 방법4-1 반가산기① 다음 그림과 같이 반 가산기 회로를 구성하고 출력 S와 C의 값을 표에 기록 하고, 출력 S와 C를 부울 함수식 ... 회로를 구성하고 출력 D와 B0의 값을 표에 기록하라. 또한 ①의 회로와 그 출력값이 일치함을 확인하라.제 6장. 대소 비교 회로 및 다중출력 회로실험목적대소 비교 회로, 일치

리포트 | 11페이지 | 1,000원 | 등록일 2007.03.24

다운로드 장바구니
VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

erial병렬에서 직렬의 변환회로이다. 마찬가지로 시스템 내부동작을 직렬신호 통신으로 보내기 위해서 처리되는 동작이다.3. Design a gated R-S NAND flip ... -----------------------------1. 실험 목적2. 실험이론지식 - Describe in details the followings-level-/edge ... parallel-to-serial registers3. Design a gated R-S NAND flip-flop-describe its input output signals -> 3

리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
[공학기술]MOSFET Current Source 예비보고서

전자회로실험II 예비보고서 (MOSFET CS Amplifier)전자정보공학전공 20015110 이준호실험 목적MOSFET의 동작특성에 대한 이해를 바탕으로한 Current ... pSource의 설계를 이해한다.실험 이론Independent Current Source는 회로 설계에 있어서 기초적인 설계 블록 중 하나이다. 이번 Chapter에서는 그림 5-1과 ... Current Mirror이 회로들은 Load에 흐르는 전류가 Load의 크기에 의하여 영향 받지 않고 Reference와 Load MOSFET의 Gate-Source간의 전압 차

리포트 | 8페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
8장예비Common Source Amplifier 설계

의 원인으로는 우리가 시뮬레이션을 돌릴 때와 실험 즉 이상적일 때와 일반적일 때의 차이 때문이다. MOSFET의 gate에는 임피던스가 무한대로 전류가 흐르면 안 되지만 실험 ... 의해서 분석하라. 결론적으로 어느 회로가 좋다고 생각하는가?(a)함수발생기에 40mV는 입력이 되지 않아서 입력 값을 50mV로 실험을 했다. 그래서 예비레포트의 시뮬레이션 값 ... 8. Common Source Amplifier 설계4. 설계실습 내용 및 분석(주의) 다음의 실험에서 얻어지는 결과들을 설계실습계획서에서 예측한 결과들과 비교하고 다를 경우 오

리포트 | 6페이지 | 1,500원 | 등록일 2009.10.04

다운로드 장바구니
Ch2. 부울대수

+ B② A ? (A + B) = A ? B3. 사용기기 및 부품? 디지털 실험장치? 직류전원 공급장치 (DC power supply)? 회로시험기 (Tester)? 오실로스코프 ... 고 있 으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.4. 실험과정 및 결과예측(1) 부울 대수의 정리- 그림2-1(a)와 (a)의 두 회로를 결선 ... 하고 A, B의 입력변화에 따라 출력 X, Y를 측정하라.(a)(a)그림2-1 부울 대수의 정리 실험회로(2) 부울 대수의 정리- 그림2-2(b)와 (b)의 두회로를 결선하고 A

리포트 | 5페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
MOS Common Source Amplifier

목적? 능동부하(Active Load)를 사용한 MOS 공통소스(Common source) 증폭기 회로의 증폭 이득 실험을 복습한다.? 증폭기의 고주파 응답을 확인한다.§ 실험부품 ... 에서 선형적으로 나타난다.§ 실험순서1. 그림 3-3처럼 회로를 구성한다.2. 입력 신호에 10kHz, 200mVp-p 정현파 신호발생기를 연결한다. 입력 및 출력의 Vp-p와 위상 ... REPORT3. Frequency response MOS Common Source Amplifier with Active Load과 목:교수:소 속:학 번:이 름:제출일:§ 실험

리포트 | 5페이지 | 1,000원 | 등록일 2008.04.04

다운로드 장바구니
[전자회로실험] 11.MOSFET의 DC 특성 (예비)

) Drain-to-gate 바이어스 (증가형 MOSFET에만 적용) 드레인과 게이트 사이에연결(a)(b)그림 11-7 MOSFET 증폭기 회로의 drain-to-gate 바이어 ... 실험 11. MOSFET의 DC특성1. 실험 목적? MOSFET의 드레인 특성을 실험적으로 결정? MOSFET 증폭기의 바이어스 방법2. 기초이론? FET는 채널로부터 절연 ... 가 제한되어 있지만, 구조가 간단하고 크기가 더 작게 될 수 있으므로 LSI 회로에 유용(a) 소자 구조(b) 소자 특성그림 11-4 p-채널 증가형 MOSFET? 전달 컨덕컨스

리포트 | 9페이지 | 1,000원 | 등록일 2008.07.18

다운로드 장바구니
연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (예비보고서)

실험 예비 보고서실험 제목 : 8. 조합 회로 설계 실험학과학년학번분반실험조성명1. 목적대표적인 조합 회로인 멀티플렉서/디멀티플렉서, 인코더/디코더의 구조와 동작원리를 파악 ... 하고, verilog 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다. 또한, 디지털 회로에서 숫자를 표시하기 위한 7-세그먼트 제어기의 동작 원리를 이해하고 verilog ... 멀티플렉서, 인코더/디코더의 verilog 시뮬레이션 수행및 FPGA Kit 실험 수행④ 7-세그먼트 제어기의 동작 원리를 이해⑤ 7-세그먼트 제어기의 verilog 시뮬레이션 및

리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니

이전10개 84 85 86 87 888990 91 92 93 다음10개

파워링크

신청하기