"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,881-1,900 / 2,110건

AM송신기 예비보고서

의 Gate를 제어하면 펄스폭변조(PWM)가 된다.⑥ Modulation Driver회로에서 충분히 증폭된 PWM신호는 Audio신호에 동기된 Low Pass Filter회로에서 변조 ... 1. 실험제목AM 송신기2. 실험목표(1) 단일IC와 몇 개의 소자를 이용하여 어떻게 반송파를 발생시킬 수 있는가를 확인한다.(2) 반송파가 어떻게 저주파신호에 의해 진폭이 변조 ... 된 피변조신호는 837khz에 동조된 π형 대역통과필터(BPF)회로를 거쳐 안테나와 정합하여 전파가 발사된다.⑥ 변조관은 Push-Pull회로를 사용하여 효율도 높이고, 왜율도 개선

리포트 | 6페이지 | 2,000원 | 등록일 2009.05.12

다운로드 장바구니
디코더와 인코더

. 사용기기 및 부품- 디지털 실험 장치 - 직류전원 공급장치(DC power supply)- 회로실험기(Tester) - 오실로스코프(가급적 2 현상)- TTL 7404(Hex ... 4. 실험과정 및 결과 예측- 그림7-5와 같은 회로를 결선하고 입력 A,B에 에따른 출력 D를 측정하여 표 7-5를 완성하여라.그림 7-5 2X4 디코더 회로출력 결과ABD ... A,B에 따른 출력 D와 D를 입력으로 하는 출력 A,B를 측정하여 표 7-9를 완성하여라.그림 7-9 디코더와 인코더 결합회로출력 결과ABD0D1D2D3AB001000000101000110001010110001115. 참고자료- http://princess.kongju.ac.kr/- 디지털 전자공학실험

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
관문 조절설

을 받아 이를 척수시상신경원에 전달해 주는 것이 관문조절(gate control)의 기전이라는 가설을 세웠고 이를 실험으로 입증할 수 있는 회로를 발표하였습니다. 그렇지만 이후 여러 ... 사람들이 실험한 결과 그 기전이 되는 회로 자체는 맞지 않는 것이라고 판정되었음. 그렇지만 아교질을 포함한 척수 후각의 신경원들의 상호작용에 의해 통각전달이 조절될 것이라는 것 ... 는 용량이 정해져 있는 관문(gate)이 있다고 가정하는 것. 즉 우리가 어떤 문을 들어갈 때 한꺼번에 5명만이 나란히 서서 들어갈 수 있는 문이 있다고 가정하면, 5명 모두

리포트 | 1페이지 | 1,000원 | 등록일 2006.11.02

다운로드 장바구니
[결과]12. Digital 논리회로

12. Digital 논리회로digital 논리회로의 하나의 TTL NAND gate의 동작원리를 알아보고 출력측에 같은 종류의 소자가 몇 개나 부하로 연결될 수 있는지를 나타내 ... 시간에 두 개씩 했던 힘들었던 일과가 생각났다. 썼던 레포트를 다시보니 힘들었던 만큼 보람은 있었던 것 같다.이 실험에서는 논리 회로에 쓰이는 NAND 게이트의 특징을 확인할 수 있 ... 었으며 또한 논리회로에서 Q3의 쓰임에 대해서 알수 있었다. Q3롤 사용함으로써 출력단의 부하소자를 추가할수 있다는 것을 알았다. 이번실험을 하면서 오차의 발생은 아마도 미세

리포트 | 8페이지 | 1,500원 | 등록일 2006.10.29

다운로드 장바구니
[전자회로실험]MOSFET CS Amplifier_예비보고서

전자회로실험II 예비보고서 (MOSFET CS Amplifier)전자정보공학전공 20015110 이준호실험 목적MOSFET 증폭기의 바이어스 방식을 공부 ... 이어스는이다.2. 실험에 사용될 회로도그림 2의 회로는 N-channel enhancement 게이트 MOSFET (2N7000 혹은 3SK83)를 사용한 CS amplifier이 ... 다.그림 2 MOSFET CS amplifier의 실험에 사용되는 회로도게이트는 입력신호를 받으며, 증폭기의 바이어스는 self-bias 방식을 취한다. 출력신호는 드레인에 접속

리포트 | 9페이지 | 1,000원 | 등록일 2007.06.25

다운로드 장바구니
MOS Current Mirror

고 MOSFET Q1과 Q2의 Gate가 Short상태이므로와는 같은 값을 가짐을 알 수 있다. 그리고은 실험 결과에 큰 변화를 주지 않으므로 편의상 생략 할 수 있다.을 각 식에서 생략 ... 회로일반적으로 실험 시 Current Source를 Power Supply와 Resistor로 대신하므로 그림 1-2는로 MOSFET에 Bias해주기 위하여와이 첨가된 전류거울 회로를 나타내고 있다. ... § 실험목적ㆍMOS Current Mirror의 기본동작을 확인하여 저항에 의한전류를 변화 시킬 수있음과 소자들의비를 조절함으로써 전류거울의값을 조절할 수 있음을 확인

리포트 | 4페이지 | 2,000원 | 등록일 2006.10.25 | 수정일 2014.11.30

다운로드 장바구니
[전자회로실험] FET 바이어스 회로

전기전자회로실험 실험 2. FET 바이어스 회로실험 목적여러 종류의 FET바이어스 회로 동작을 이해. JFET의 전압 분배기 바이어스 회로의 동작점을 결정. 공핍형 MOSFET ... 스 사용 불가. 드레인 궤환 바이어스 회로에서 Gate 전류는 무시하므로 Gate저항의 전압 강하는 없음.{nameOfApplication=Show} ... 의 Zero바이어스 회로의 동작점을 결정. 증가형 MOSFET의 Drain 궤환 바이어스 회로의 동작점을 결정. 바이어스 동작점의 안정성을 이해.FET (전계 효과 트랜지스터)FET

리포트 | 15페이지 | 1,000원 | 등록일 2005.09.14

다운로드 장바구니
연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (결과보고서)

실험 결과 보고서실험 제목 : 7. 기본 논리 게이트 설계 실험학과학년학번분반실험조성명표 7-3. AND 게이트 실험 결과ABA?B000010100111표 7-4. OR 게이트 ... 실험 결과ABA+B000011101111표 7-5. NOT 게이트 실험 결과A0110표 7-6. NAND 게이트 실험 결과AB001011101110표 7-7. NOR 게이트 실험 ... 로, CMOS는 FET를 사용하여 만들어진 것이다. TTL은 현재 가장 많이 사용되고 있으며 멀티 이미터 회로 구성이므로 집적도가 높고 잡음 여유도가 작아 온도의 영향을 많이 받는다. 전달

리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

다운로드 장바구니
[A+]물리 첨단기술 RFID

도 전 류를 발생시킬 수 있다는 발상에서 출발하였다.- 전류의 방향은 자속이 증가하느냐 감소하느냐에 따라 결정된다.(: 회로를 통과하는 자속:자기선속)실험1)1. 그림 (a ... 로 움직일 때, 바늘이왼쪽으로 편향.☞ 회로에 전원이 없는 경우에도 전류가 만들어 질 수있다 : 유도전류실험2)§ 1차코일 : 전원이 연결되면 자기장 발생.§ 2차코일 : 전지가 없 ... 전류가 만드는 자기장이 2차회로에 전류를 유도한다.------ (실험1)과 (실험2)를 통해...- 회로에 유도되는 기전력은 회로에 통과하는 자속의 시간 변화율이 정비례

리포트 | 4페이지 | 1,000원 | 등록일 2007.12.22

다운로드 장바구니
동기식 카운터

- TTL 7476 2개 - 저항 820 ohm4. 실험과정 및 결과 예측(1) 그림 15-7의 동기식 Counter- Up카운터 실험회로를 결선하고 다음 순서에 따라 실험하여라.1 ... 펄서 2 즉 클록 펄스를 인가하여 표 15-2, 그림15-7의 경우를 완성하여라.3) 그림 15-7의 실험회로에서 로직 펄서 대신 CK단자(핀 번호1번)에 구형파 발진기 3을 접속 ... Couter-Down카운터 실험회로를 결선하고 다음순서에 따라 실험하여라.1) 싱글펄서 1을 순간적으로 놓는다(접지시켰다 +5v로 연결 또는 개방시켜도 무방함). 다음 출력 A

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목적 ;1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA (Field Programmable ... Gate Array)를 사용하여 회로의 설계를 확인하는 작업이 점차 일반화 되고 있다. FPGA는 기존의 PLD에 비해 더욱 유연하고 용도가 많아서 디지털시스템의 구현시 거의 사용

리포트 | 3페이지 | 무료 | 등록일 2006.12.20

다운로드 장바구니
[기초전기전자실험]오실로스코프 실험

실험 6 오실로스코프1. 실험목적⑴오실로스코프의 동작원리에 대하여 이해한다.⑵오실로스코프의 사용법을 익힌다.⑶함수발생기의 사용법을 익힌다.⑷파형관측, 전압, 주파수 및 위상측정 ... 한 오실로스코프는 보통 CRT에다 특수한 조절장치와 입력회로로 구성된 CRT를 사용한다. 신호는 CRT내의 전극에 기억되므로 이 계기는 비주기성 파형 측정에 사용된다. 보통 오실로스코프로 측정 ... 사용하여야 한다.각종 전자회로의 중간 주파 증폭기의 주파수 특성을 조사하는데 이용되며, 톱니파 신호의 일부는 Scope의 동기신호로 상용을 한다.이 Generator는 Sine파

리포트 | 17페이지 | 2,500원 | 등록일 2010.06.21

다운로드 장바구니
래치 및 플리플롭

1. 실험 목적☞ 각종 플립플롭에 대한 동작원리 이해적절한 활용능력 터득2. 관련 이론 (basic logic gate)☞ 버퍼 및 인버터: NOT 게이트는 입력값의 반대값 ... =1일 때 출력이 반전될 뿐이다.3. 가상실험 및 실험결과①RS 플립플롭☞ 회로구성도☞ 가상실험결과V1 *[R,S]=[0,0]V2 *[R,S]=[0,0]V1 *[R,S]=[0,1]V ... ]☞ 실험결과값InputCLK(0->1)출력상태ABLowLow5QLowHigh55(set)HighLow50(reset)HighHigh5부정☞ 시물레이션파형③D 플립플롭☞ 회로구성

리포트 | 18페이지 | 2,000원 | 등록일 2008.03.13

다운로드 장바구니
Conductivity

(activation energy)를 Conductivity를 통해 알수 있다. 반도체나 TFT에서는 온도에 따라 전기 전도도가 변화하므로, 온도에 따른 전기전도도와 같은 특성값을 통하여 회로 ... )(gate) 의 3단자로 구성되며, 게이트에 신호가 인가되면 양극과 음극 사이에 전류가 흐르고, 게이트 신호가 없으면 전류는 흐르지 않고 높은 전압이 유지된다. Regulator ... 반도체를 연결한 폐회로 두 금속의 온도가 다르면, 회로에 전류가 흐르는데, 이때의 열기전력을 통해 온도를 측정하는 장비. 챔버내의 온도 측정을 위하여 열전대 온도계를 사용함. 열

리포트 | 27페이지 | 1,500원 | 등록일 2010.08.17

다운로드 장바구니
논리회로-D/A 와 A/D Converter 예비보고서

1. 실험목적- D/A 와 A/D Converter 구동방식에 대하여 연구해 보고 실제 회로를 구성하여 그 결과를 검토해 본다.2. 실험이론1) D/A 및 A/D ... , 출력은 2V가 된다.그림 2. D/A 변환기- D/A Converter는 2개의 기능부분으로 구성된다. 그림 3은 D/A Converter의 계통도를 보여준다. 변환기는 저항 회로 ... =0.8V가 된다.- 진리표의 7행의 경우를 보자. 2진입력은 0110이다. 2개의 입력 스위치(C, B)가 동작해야 하고, 이것에 의해 R3, R2가 입력저항(Rin)으로 회로

리포트 | 19페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
[전력전자]딤머회로 설계(조광기)

의 회로도 기호▶ GTO 사이리스터(Gate-Turn-Off Thyristor)(3단자 턴오프 사이리스터)≫ GTO사이리스터의 각 단자의 명칭은 SCR 사이리스터와 같고, 전류는 항상 ... ▷ BreakOver Voltage 가 낮다.▷ BreakOver Voltage 이상의 전압에서 Turn On 된다.▷ Gate 단자가 없다.- 회로 구성을 위해 제너 다이오드에 항복 ... 회로 구성- Triac 의 특성▷ BreakOver Voltage가 높다. (수백V)▷ Gate 단자에 BreakOver Voltage이상일 때와 IGT 전류가 흐를때 Turn

리포트 | 10페이지 | 1,000원 | 등록일 2006.06.28

다운로드 장바구니
[공학기술]JFET and MOSFET Characteristics

JFET and MOSFET Characteristics(1)JFET Characteristics§실험목적1.JFET가 zero gate-source 바이어스(VGs)로 동작 ... 해서 이에 대한 ID값을 계산하여 표시한다.(d)위에서 구한 점들을 선으로 연결한다.§실험순서1. 그림 12.2의 회로를 결선한다.수직입력감도 : 0.2V/DIV, 직류결합수평입력 ... . E-MOSFET 은 Enhancement 모드에서만 동작한다.2. E-MOSFET schematic symbol§실험순서1. 그림 12-12의 회로를 결선한다.2.1MΩ의 가변

리포트 | 6페이지 | 1,000원 | 등록일 2007.07.24

다운로드 장바구니
Ch14. 비동기식 카운터(Asynchronous Counters)

. 따라서 본 실험에서는 주로 클록 펄스 인가 방식을 중심으로 분류하여 다루기로 한다.카운터는 시프트 레지스터와 마찬가지로 일련의 플립 플롭을 연결한 회로이지만 그 연결하는 방법 ... 한 결합방식이다. 비동기식 카운터는 동기식 카운터에 비하여 회로가 간단한 장점이 있으나 전달지연(propagation delay)이 큰 단점이 있다. 이 실험에서는 비동기식 카운터에 관 ... 험회로를 결선하고 다음 순서에 따라 실험하여라.① 로직 펄서(싱글 펄스) 1을 순간적으로 눌렀다 놓는다.(접지시켰다 +5[V]로 여결 또는 개방시 켜도 무방함) 다음 출력 A, B

리포트 | 5페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
SiO2 박막의 식각 및 PR 제거_예비

1. 실험제목SiO2 박막의 식각 및 PR 제거2. 실험목적여러 가지 전기 및 전자기기에 사용되는 반도체 소자의 제조공정은 박막재료의 세 가지 공정으로 나눠지는데 첫째로 증착공정 ... 실험에서는 마스크에 의하여 형성된 패턴을 증착된 박막위로 전달하는 식각공정에 대하여 이해하고 그에 따른 박막의 표면과 두께의 변화 등에 대하여 고찰하고자 한다.3. 실험내용가장 ... 하여 식각한다. 식각 전후의 산화막의 색깔 변화를 관찰하여 식각여부를 확인하고 식각에 의하여 형성된 패턴의 모양을 관찰한다.4. 실험절차(1) 산화막(SiO2)의 패터닝

리포트 | 6페이지 | 1,000원 | 등록일 2007.11.07

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

실험6 예비보고서1) 입력 sequence 0101을 detect하는 Mealy machine을 상태도, 상태표, 상태할당을 하여 설계하고 시뮬레이션 하시오.Mealy ... hem 1)의 회로를 Moore machine으로 설계하시오.Moore machine의 상태도를 작성하면 다음과 같다.Moore machine sequence detector 상태도S ... 에서 1이 출력되었다. 상태도와 비교했을 때 S4에서 0을 받으면 다시 S3로 간다는 것과 일치한다.3) 다음과 같은 회로를 구성하여 회로의 출력을 Sequence detector

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니

이전10개 90 91 92 93 949596 97 98 99 다음10개

파워링크

신청하기