"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,821-1,840 / 2,110건

Design of Power Amplifier Using The MRF282Z, ADS

Curve Tracer능동 회로와 같은 power amplifier는 amplifier가 동작하기 위해서 dc bias 특성을 알아보는 것은 기본이다. 원하는 VDS 와 IDS를 결정하기 ... 한 회로 구성을 위해 DC_Block와 DC_Feed를 사용하여 설계하려는 PA(Power Amplifier)를 설계하였다.- DC Block Capacitor : 직류전원 ... 에 degeneration L을 연결; Gain의 감소를 가져오지만 선형성이 좋아진다.- Gate에 저항을 연결; Gain의 감소를 가져온다.이번에 Amp.를 설계하면서는 출력파워의 소모가 없

리포트 | 5페이지 | 2,000원 | 등록일 2008.03.14

다운로드 장바구니
뇌는 하늘보다 넓다

에기적인 의식 경험은 직접적으로나 타인과 공유될 수 없다. 그렇다고 이것이 관찰, 실험, 기록을 통해 경험의 두드러진 속성들을 분리해낼 수 없다는 뜻은 아니다.이러한 관점 ... 이해해야 하고, 그럼으로써 가령 인지나 기억같이 의식에 기여하는 현상들을 이해해야 한다. 그래서 만일 이러한 현상들이 인과적으로 연결된다면 실험적 방법을 통해 그것들이 의식에 연결 ... 는 그물모양핵은 특정한 핵들과 연결되어 그 핵의 활동을 억제하기도 한다. 그물모양핵은 시상 내의 특수핵들의 활동을 켜거나(switch) ‘막음(gate)'으로써 시각, 청각, 촉각 같

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.03

다운로드 장바구니
[공학]디지털 논리 소자,논리 게이트(예비)

v이하실험 2. 논리 게이트목 적 ;1. AND, OR, NOT, NAND, NOR, EXOR, EXNOR의 논리함수 개념과 Gate의 구조 및 기능을 습득한다.2. 논리회로 ... gate) SN7486(Quad 2-input XOR gate)Power supply, Oscilloscope, Function Generator실험 방법 ;1. SN7408로 회로 ... 실험 1. 디지털 논리소자목 적 ;1. 반도체 소자를 사용하여 구성한 Inverter, AND, OR 의 기본회로를 이해한다.2. 기본회로를 이용하여 NAND, NOR 회로

리포트 | 12페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
Ch3. NAND와 NOR 게이트

)(C + D)가 성립되므로 이 결선형 OR논리를 OR-AND-Invert 함수라 한다.3. 사용기기 및 부품? 디지털 실험장치? 직류전원 공급장치? 회로실험기? 오실로스코프 ... ) NAND 게이트- 그림3-7의 NAND 게이트를 실험회로로 결선하고 A, B 두 입력변화에 따른 출력 X의 값을 측정하라.(2) NAND 게이트의 응용 ... PageCh3. NAND와 NOR 게이트사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적① NAND와 NOR 게이트의 동작특성 및 응용을 살펴본다.② AND, OR 및

리포트 | 7페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
Common-Source(CS) 증폭기와 Cascode 증폭기의 동작 특성 및 비교

소스 증폭기의 drain 단에 공통 gate 증폭기를 연결하여 구성, 입력 신호의 손실 을 줄여 이득이 크며, 넓은 주파수 대역을 얻을 수 있다.(1) 전압 이득 :(2) 입, 출력 ... 임피던스 :(3) 시정수 :3. 실험 계획서(1) PSpice를 이용하여 NMOS Transistor(IRF540), R, C를 연결하여 위의 성능을 만족하는 CS 증폭기를 설계 ... Capacitor의 역할에 대하여 서술하시오. 설계한 회로에서 Bypass Capacitor가 있는 경우와 없는 경우의 출력 전압(Vdrain)을 그래프로 그려라. 두 경우, 결과 값

리포트 | 7페이지 | 1,000원 | 등록일 2010.03.12

다운로드 장바구니
FPGA를 이용한 신호등구현

하는 순차 회로나 대용량이 필요한 곳에 적합한 것이기 때문에 서로 응용 분야에 따라 선택하여 적용하는 것이 좋다.바. FPGA(Field Programmable Gate Array ... 에서 디지털 회로설계에 많이 적용되고 있는 FPGA를 이용하여 사용자가 설계한 회로를 직접 하드웨어를 이용하여 동작시킴으로 이론교육에서 얻을 수 없었던 여러 가지 동작 현상을 실험 ... . 만약 ASIC 제작시 한 번이라도 실수 한다면 많은 비용과 시간을 낭비하는 결과를 초래하게 되므로 디지털 시스템을 미리 FPGA(Field Programmable Gate

리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
JFET 특성에 관한 실험

배터리, 저항 100Ω, 1㏀, 10㏀, 5㏀ (전위차계), 1㏁ (전위차계), 트랜지스터 2N4416 각각 1개◈실험 순서⑴ 포화전류와 핀치오프 전압의 측정① 그림 16-1.의 회로 ... 이 실험은 JFET 회로해석에는대의 전달 튻헝이 가장 많이 사용되고 있다. 따라서 쇼클리 방정식에서는의 효과는 무시되고, 따라서 그림 16-3.의 출력특성곡선에서 수평으로 가정 ... 과 전달특성을 알아보는 실험 이었다.이론상 JFET 트랜지스터에는 게이트(G, gate)에 흐르는 전류가 없으므로 드레인-소스(D-S drain-source) 세츄에이션(s

리포트 | 4페이지 | 1,500원 | 등록일 2009.01.28

다운로드 장바구니
FET 실험 ( 예비보고서 + 실험 보고서 )

FET 실험(예비보고서,실험보고서)FET 실험실험 5 FET 실험◎ 예비 보고서▶ 실험의 목표(1) JFET 및 MOSFET의 드레인 특성을 실험적으로 결정한다.(2) 특정 ... 한 드레인 - 소오스 전압에 대한 전달곡선을 결정하고 도식한다.(3) JFET 및 MOSFET 특성상의 차이점을 알아본다.▶ 실험 이론전계효과 트렌지스터(Field Effect ... 게이트형 FET(Insulated Gate FET : IGFET 또는 Metal - Oxide -semicond - uctor FET : MOSFET)의 두 종류로 나뉜다.(1

리포트 | 7페이지 | 2,500원 | 등록일 2008.12.14

다운로드 장바구니
[공학]adder, subtracter & decoder

논리회로실험예비보고서실험 5. adder, subtracter & decoder1. adder(1) XOR gate(IC7486), AND gate(7408)을 이용하여 반가산기 ... 다음, 함수를 최소화 시킨다.④ 부울 함수를 바탕으로, 각 논리에 맞는 gate를 조합하여 원하는 조합회로를 구성한다.(5) 가산기를 구성하는 방법에는 serial ... 를 구성하라.(5) 실험 3에서 구한 전가산기를 이용하여 전감산기를 구성하여 위의 문제 (3)에서 구성한 논리 회로와 비교하시오.Carry를 산출하는 게이트에 A의 보수를 적용

리포트 | 12페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

다운로드 장바구니
논리회로_NAND소자의 전기적 특성 조사

문제NAND 및 기타소자 구입 후 논리소자의 전기적 특성 조사1. 논리값 ‘0’과 ‘1’의 전압값은 얼마인가? 실험적으로 확인하시오2. 소자의 출력전압값에 영향을 미치는 요소 ... 는 무엇인가?모든 소자 그룹에 대해서 동일한가?3. 논리회로의 schematic circuit diagram 그리기 실습(Tool이용)문제해결1. NAND 소자 구입NAND소자를 구입 ... 구입한 74LS00에 대한 간단한 정보이다.소자번호 : 74LS00특징 : Quad 2-Input NAND Gate(2개의 입력을 받아 1개의 출력을 만드는 NANDgate 4개

리포트 | 6페이지 | 2,000원 | 등록일 2008.11.20

다운로드 장바구니
FET(field effect trasistor) 실험

는 FET실험에서 기본적인 회로이며 VGS와 VD의 신호는 위의 그래프와 같이 나타나게 된다는 것을 알 수 있다. 아래는 캐패시터가 쌍을 이루고 있는 증폭기 작용을 하는 회로 구성 ... 트랜지스터 1개저항 : 1.5kΩ, 47kΩ, 5.1kΩ, 10kΩ가변저항 각 1개씩4. 실험 내용과 방법1. DC해석일단 아래 회로도와 같은 회로를 구성한다.여기서 파라미터 값은 다음 ... 1. DC해석이와 같이 회로도를 구성하였다. 여기서 구해야 할 것은 가변저항을 변화시키는 것인데, Vgs를 증가시키면서 VD를 관찰하는 실험이다. 일단 operating

리포트 | 8페이지 | 1,500원 | 등록일 2008.10.12

다운로드 장바구니
디지털회로 - 7-세그먼트 제어기 사전

1110XXXXXXX1111XXXXXXX? 실험방법 및 Simulation1. 7-세그먼트 디코더 회로 동작 확인? 위의 회로도가 7-세그먼트 디코더 회로이다. 왼쪽 아랫부분의 입력단 ... 5. 7-세그먼트 제어기제출일실험조이름-사전 보고서-? 실험목적7-세그먼트의 구조 및 동작 개념을 이해하고, 7447 7-세그먼트 구동 디코더의 구조 및 사용방법을 확인한 후 ... 회로 구성 및 그 동작을 확인해 본다.? 이론1. 7-세그먼트? 7세그먼트 표시기라고 하는 소자는 0에서 9까지의 숫자를 표시하기 위해 만들어진 소자로 아래와 같은 모양을 가지고 있

리포트 | 4페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
공통 베이스 및 에미터 풀로워

공통 베이스 및 에미터 폴로워(공통 콜렉터) 트랜지스터 증폭기실험 목적- 공통 베이스와 에미터 폴로우 (공통 콜렉터 ) 트랜지스터 증폭기에 있어서 DC와 AC전압을 측정한다.전압 ... 증폭(A), 입력 임피던스(Z), 출력 임피던스(Z)를 측정한다.실험 기기 및 부품- 기 기Oscilloscope (오실로스코프)DMM (디지털 멀티미터)Function ... 유용한 회로를 만들 수 있다. 높은 입력저항으로 인해 이미터 플로어는 이 회로가 낮은 부하저항을 구동시킬 때, 부하의 영향을 최소화 시킬 수 있는 버퍼로 이용될 수 있다. 공통콜렉터

리포트 | 8페이지 | 1,000원 | 등록일 2007.09.30

다운로드 장바구니
[전기전자실험]JFET특성 및 JFET바이어스 회로

에 걸리는 전압에 상관없이 무조건 그 JFET을 통해서 전류가 흘러 버립니다. 이 경우가 되면 트랜지스터는 망가져버리게 되는 것입니다.실험13. JFET 바이어스 회로1. 실험목적 ... ) * VDD[ VGS : R2의 전압 ]load line↘IDIDSSQ-point →VPVGVGS< 전압분배 바이어스 특성곡선 >실험14. JFET 바이어스 회로 설계1. 실험목적 ... 실험12.JFET특성1. 실험목적:JFET 트랜지스터의 출력과 전달 특성을 구한다.2. 내 용:p n 접합에 의해 절연된 게이트 전극이 전류 통로를 제어하는 전계 효과 트랜지스터

리포트 | 6페이지 | 1,500원 | 등록일 2006.09.17 | 수정일 2025.04.21

다운로드 장바구니
VHDL 설계실습 - 카드 인증 자물쇠 설계

다.과제의 조건에서 회로는 2,3,4 input nor gate 와 inverter만을 이용하여 설계하여야 하고 그 합이 19 이하가 되어야 한다는 조건을 만족한다. 오히려 13개 ... 실험 12. VHDL 설계실습카드 인증 자물쇠 설계(1)먼저 수식과 카노맵으로 표현한다.X가 1즉 door1이 열릴 조건은 다음과 같다.ABCDE ... ) ? (A+B'+C'+D'+E) ? (A+B'+C'+D+E') ? (A'+B'+C+D'+E') ? (A'+B'+C'+D+E')= (A+B) ? X' ? Y'회로도로 표현하면 다음과 같

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.27

다운로드 장바구니
논리회로실험-가산기와 감산기 결과보고서

-가산기와 감산기 결과 보고서-1. 실험목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 ... 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험에 대한 간략한 이론(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로(1.1 ... ) 반가산기(half adder)- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
쌍안정멀티바이브레이터(Flip-Flop).

-Flop)기본 플립-플롭은 비동기현(Asynchronous type) 순서회로에 속하며, 기본 플립-플롭회로에 게이트(Gate)를 첨가하고 클럭펄스를 부가하면 클럭펄스의 발생기간 동안 ... 실 험 예 비 보 고 서실험 단원 및 제목쌍안정멀티바이브레이터(Flip-Flop)검사란1) 실험 목적여러 가지 쌍안정멀티바이브레이터(Flip-Flop)의 특성과 동작에 대한 학습 ... 바이브레이터(Bistable multivibrator)라고도 부르며 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면, 현재의 반대 상태로 변하며 (0

리포트 | 7페이지 | 2,500원 | 등록일 2009.07.11

다운로드 장바구니
VHDL. 기본 논리게이트 설계하기

/FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다. 이번 실험에서는 AND, OR, XOR 기본 논리게이트를 설계 ... .가) AND, OR, XOR 게이트를 한 architecture에서 구현한다.나) entity 이름은 bagic_gate로 한다.다) 입력은 a, b 출력은 c_and, c_or, c ... 고 사용할 수 있어야 한다.3. Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. 회로 전체가 entity이고

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18

다운로드 장바구니
[논리회로실험] 시프트레지스터와 카운터 (결과)

+50+50+50060+50+50+5표 3모든 CLK에 Serial Data를 입력하여모든 LED가 켜진 상태2) 집적회로 시프트 레지스터이 실험은 7496 5비트 shift ... 1. 실험목표1) 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다.2) 2진 시스템에서의 숫자 표시를 이해하고 2진 카운터에 대해 알아본다.3) 비동기식 카운터와 동기 ... 식 카운터의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.2. 실험 장비 및 부품1) 5V 전원2) 오실로스코프3) 함수 발진기4) IC

리포트 | 8페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[공학]실험 8. CMOS-TTL interface

은 보통 2～6[㏀] 이다.TTL과 CMOS의 interface실험 방법 ;1. 아래의 회로를 구성하고 VDD(핀14)를 +10V로 연결하고, 입력값에 따른 출력을 살펴보고, 또한 ... +5V로 연결하여 살펴보아라.2. 아래의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.3. 아래의 회로를 구성하여 VDD(핀14)에 +5V를 연결 ... 실험 8. CMOS-TTL interface목적 ;1. CMOS의 동작 상태를 이해한다.2. CMOS와 TTL의 interfacing 방법에 대하여 이해한다.원리 ;1)CMOS

리포트 | 5페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니

이전10개 87 88 89 90 919293 94 95 96 다음10개

파워링크

신청하기