"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,781-1,800 / 2,110건

디지털 논리회로 (예비보고서)

디지털 논리회로과목 : 물리실험이름 :학번 :학과 :제출일 :0. 논리회로(Logic Circuit)― 2진 정보를 기반으로 AND, OR, NOT 등과 같은 논리 연산에 따라 ... 상태와 입력에 따라 정해지는 논리회로로서 기억능력이 있다.(카운터 회로)1. 논리 게이트(Gate)― 논리회로를 구성하는 기본 소자.. 논리 게이트의 예게이트부울대수 표현기호 ... (Multiplexer : MUX)??????― 2n 개의 입력선 중에서 하나를 선택하여 출력 선으로 전달하는 회로. (OR gate로 구성) ?????????라. 디멀티플렉서

리포트 | 5페이지 | 1,000원 | 등록일 2007.07.27 | 수정일 2014.08.09

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

을 서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 5.래치와 플립플롭(Latcj & Flip- flop)실험 1.예비과제 1에서 구한 R-S latch를 구성한 후 출력을 측정하라.《 R-S Latch의 회로 구성도 》《 R-S ... Latch의 실험 사진 》회 로 도《예비회로에서 조사한 R-S Latch 》SRQ00사용안함(undefined)01110011변화없음(Latch)《R-S Latch의 Truth

리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
교류 전력 회로

바보는 천재를 이기지 못하고천재는 노력하는 자를 이기지 못하고노력하는 자는 즐기는 자를 이기지 못한다.실험 5교류 전력 회로2005037541 김경태실험 목적방안의 온도를 조절 ... 란② 전력 제어 소자의 종류③ 트랜스포머를 이용한 교류 전력 제어④ 전력용 반도체를 이용한 교류 전력 제어⑤ SCR 응용회로 (휘도제어회로)⑥ TRIAC 응용 회로(휘도제어회로)※ 참고 ... 자료전자공학 실험 2 책http://blog.naver.com/choitaew?Redirect=Log&logNo=19287053http://blog.naver.com

리포트 | 24페이지 | 1,500원 | 등록일 2008.09.03

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(결과보고서)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수표 1. NAND gate의 입출력 관계 특성그래프의 꺾인 점에서의 vi값Q3 ... 소자들을 통해 디지털 회로가 어떻게 구성되어지는지 실험을 통해 알아 볼 수 있었다. 오실로스코프상에서 XY PLAN으로 그래프가 점으로 구성이 되어 변화되는 기울기가 심하여 정확 ... 결론1학년 때 기초논리회로 시간에 배운 TTL NAND gate의 동작원리를 알아 볼 수 있었고, 부하를 점점 늘려서 달아봄으로써, 출력측에 같은 소자를 몇 개나 부하로 연결 될

리포트 | 2페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
[실험 1] BJT 전류전압(Ic-VCE)특성

ource의 전압은 3V 이상에서는 gate에 어떠한 전압이 오더라도 별 영향을 받지 않음을 알 수 있다.3. 시뮬레이션? 시뮬레이션 결과 그래프 해석 : 실험에서 쓰이는 소자 ... [실험 1] BJT 전류전압(Ic-VCE)특성1. 실험 목적- 반도체 특성 측정 장비들의 사용을 익힌다.- BJT의 전류 전압 특성을 실험을 통해 확인한다.2. 기초 이론(1 ... )(4) MOSFET 의 구조 및 특성구조는 아래에 나타나있다. 실리콘 기판 위에 source, drain 단자를 만들고 이 단자에 전류를 흘려준다. Gate 단자에는 전압을 걸 수

리포트 | 8페이지 | 1,500원 | 등록일 2008.12.03

다운로드 장바구니
Ch4. 논리함수와 간략화

PageCh4. 논리함수와 간략화사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적(1) 드-모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다.(2) 표준전개 ... , B, C, D) = ∑(0, 1, 2, 8, 10, 11, 14, 15)3. 사용기기 및 부품? 디지털 실험장치? 직류전원 공급장치? 회로시험기? 오실로스코프? TTL 7400 ... 의 핀을 가지고 있으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.4. 실험과정 및 결과예측(1) 그림4-3과 같은 회로를 결선하고 입력변화에 따른

리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
계측기사용 예비

? 목적기초 전자 실험에 쓰일 여러 측정 장비의 작동 원리를 이해하고 사용법을 숙지한다.1. Function generator(함수 발생기)주파수 발생기라고도 불리며, 실험 ... 에 필요한 적절한 주파수를 발생시키기 위한 것으로 각각의 정현파, 삼각파 및 사각파 등을 만들어준다.다시 말해, 회로에서 필요로 하는 여러 가지 Signal source를 만들어주 ... 는 장치이다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로 시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형

리포트 | 6페이지 | 1,000원 | 등록일 2010.03.25

다운로드 장바구니
[공학기술]순서회로 설계 (스톱워치)

④ 결과 분석- 예비 Report에서는 실험에 의한 회로 둘다 카운터는 작동한다. 예비 Report와 실험에 의한 회로의 차이점은 예비 Report에서는 Start/Stop ... 누르면 카운터가 멈추는 동작을 원할경우에는 ‘2)-②’와 같이 회로구성을 해야한다. Timing Chart(‘2)-①’)를 보면 T-F.F에서 Input 항상 High상태로 두 ... 에서는 신호가 반전되어 High신호가 출력되고 AND-Gate에는 함수발생기에서 발생하는 펄스를 그대로 출력한다. 여기서 스위치를 다시 작동하면 한 펄스가 작동하고 T-F.F에서 반전

리포트 | 8페이지 | 1,000원 | 등록일 2007.07.12

다운로드 장바구니
제 7장 기본 논리 게이트 설계 실험 예비 보고서

은 TTL의 기본 회로로, 그 동장은 2입력 NAND gate이다. 그림 안에 기입한 저항 값은 표준 TTL인 경우의 수치이나, 이 저항 값을 크게 하여 소비전력을 적게 한 L-TTL ... 제 7장 기본 논리 게이트 설계 실험[실험예비]① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.→ 좌측 그림은 트랜지스터 2개와 저항 3개로 이루어진 AND 게이트이 ... 다. AND게이트는 두 입력 모두에 동작 전압이 인가된 경우에만 출력이 HIGH가 된다. 두 입력이 on 상태가 되면 각 트랜지스터의 컬렉터와 이미터 사이는 단락회로로 볼 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2008.03.28

다운로드 장바구니
논리회로 실험 결과

가 High일 때, 5V Low일 때, 0V로 매우 피크한 값을 출력하였다.실험결과 값을 회로도와 비교해 설명하면초기상태 A bit와 B bit 부분의 S0=Low, S1=High이고 ... 는 것을 확인할 수 있었다. 이것은 앞서 실험한 플립플롭 구조의 회로가 조합되어 램의 형태를 이루는 것으로 ME, WE에 의해 Read/Write/Do nothing 등이 결정 ... 실험 8. RAM (Random Access Memory) 결과 보고서실험 1. 2-bit RAMA. 기본동작WriteW1W0ReadBit ABit BABSENSE0SENSE1

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
시프트레지스터와 카운터

.(7) J-K F/F을 이용하여 4단 2진 Down 카운터를 설계하라.(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.(9) J ... 실험 6. 시프트레지스터와 카운터 Shift Register & Counter)1. 목적1) 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해하고 어떤식으로 적용할 수있 ... 인터페이스를 변경하는 것이다. 이것은 병렬 비트의 그룹으로 동작하는 많은 회로에 유용하지만, 직렬 인터페이스는 구성을 간단하게 한다. 시프트 레지스터는 간단한 지연 회로처럼 사용

리포트 | 20페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
논리회로 실험(Shift Register & Ring Counter & Counter)시프트 레지스터 ,링카운터, 카운터 에관한 실험데이터 및 모든 내용을 첨부한 만점 결과 레포트

와 같이 7476 2개와 7400 1개를 이용해서 회로를 구성하여 실험을 하였다.- 아래의 NAND gate는 출력되는 수가 1010이 되었을 때, 모든 플립플롭을 CLR 시키기 위한 ... 논리회로실험 7. Shift Register & Ring Counterⅰ. Parallel In / Serial Out(1) IC 1의 핀 2와 7에 연결된 PR 단자를 접지 ... 에서 병렬로 얻는다.ⅲ. 집적회로 시프트 레지스터- 7496 5bit shift-right 레지스터를 사용하여 실험한다.? 실제 실험에서는 오른쪽 그림에서와 같이 배선해서 실험

리포트 | 11페이지 | 5,000원 | 등록일 2008.02.28

다운로드 장바구니
bread board 예비보고서

WinBreadBoard 실험 준비 보고서학번 : 032000학과 : 정보 통신과성명 : 박 헌 도1. BreadBoard에 대한 이해실제 선으로 회로를 구성하는 것보다 브레드 ... 보드판을 이용하면 보다 쉽게 실험할 수 있으며 브레드 보드는 회로 개발을 위하여 사용하는 기판으로 ‘빵틀’이라는 의미로 한번쓰고 버리지 않고 다시 쓴다는 의미에서 만들어졌 ... 다.BreadBoard? 부품을 먼저 꽂고 연결선은 나중에회로도를 고려해 꽂는다.? 부품과 부품 사이는 연결선을 이용한다.? 보드판을 넓게 이용한다.? 가로줄 : 전류가 통한다.? 세로줄

리포트 | 7페이지 | 1,000원 | 등록일 2007.03.26

다운로드 장바구니
디지털 시스템 실험 레포트

Disscussion 이번 실험의 목적은 XOR gate 동작회로를 구성하고 회로의 동작 상태를 이해하며 다른 logic gate(① AND, OR NOT gate ② NAND ... gate를 이용하여 비교회로를 구성 및 동작 상태를 확인 하는 것이다. 첫 실험은 기본 논리 게이트를 이용한 XOR gate의 구현으로 실험 1-1는 AND, OR NOT ... gate만을 이용하여 XOR gate를 구성하였다. 이는 유니버셜 게이트인 XOR gate의 구성 및 내부를 알 수 있는 단순하고 간단한 실험이었다. 하지만 실험에서 쉽게 회로를 구성

리포트 | 8페이지 | 1,000원 | 등록일 2006.09.15

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 4-예비,결과 보고서

, 이 실험에서 최우선순위인 y0은 출력 3비트 2진수 ABC의 값이 111이 된다.그리고 adder 회로를 구현하면서 GND의 개념을 확실히 알 수 있었다. 실험4의 두 번째 시간 ... 실험4 예비보고서1) 그림 1과 같은 Priority encoder를 y0의 priority가 가장 높고 y7이 priority가 가장 낮게 설계하시오.● 제시된 priority ... 100000111XXXX10001001XXXXX1001011XXXXXX101101XXXXXXX11111Priority encoder의 진리표● 진리표를 이용하여 각 출력에 대한 회로를 최소 수의

리포트 | 6페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
NAND와 NOR 게이트 사전보고서

NAND와 NOR 게이트사전보고서과목디지털회로실험목적?NAND와 NOR 게이트의 동작 특성을 이해한다.??AND, OR 및 NOT 게이트를 구성할 수 있음을 보인다.???결선 ... 게이트는 입력 중 하나라도 High이면 Low 출력이 발생하며, 모든 입력이 Low일 때 출력이 High가 된다.이론결선형 AND결선(wired) AND gate란 별도의 AND ... gate를 사용하지 않고 출력을 모두 묶음으로써 AND gate역할을 하게끔 한 것이다.결선형 AND gate를 만들기 위해서는 open collector형태로 된 것을 사용해야 하

리포트 | 4페이지 | 1,000원 | 등록일 2007.11.23

다운로드 장바구니
전기전자기초실험 Battery Tester and Charging Circuit Analysis 예비보고서

- David E. J. / John L. H. / Johnny R. J. / Peter D. S♣ 공학 회로 실험 [교보문고]- 이상렬 / 윤영중 ... SCR to circuit.If voltage signal is given to the Gate node, Anode-Cathode is open and current flows ... . At this time, the signal given to the Gate is called trigger signal. Current flows in Anode

리포트 | 6페이지 | 1,000원 | 등록일 2009.09.08

다운로드 장바구니
MOSFET 전압-전류 특성과 JFET 전압-전류 특성, 시뮬레이션 포함

< 회로 효과와 게이트-소스 효과 드레인 전류와 게이트-소스 전압의 특성 및 상호간의 관계를 이해한다.2. 실험계기 및 부품▶ 오실로스코프▶ 직류 전원 장치▶ 멀티미터▶ 전류계 ... 실험 1. MOSFET 전압-전류 특성1. 목적금속-산화막-반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor ... : MOSFET)의 드레인 전류에 대한 드레인-소스 전압의 효과와 게이트-소스 효과, 드레인 전류와 게이트-소스 전압 사이의 관계를 알아본다. 시뮬레이션과 실험을 통하

리포트 | 15페이지 | 2,000원 | 등록일 2008.03.14

다운로드 장바구니
예비 레포트_LAB2

하였다. Controller의 핵심은 line frequency의 synchronization을 제공하는 회로여야 한다는 것이다. 이번 실험에서는 linearly increase하는 ramp wave ... 실험 예비 보고서1. 실험목적Phase controller를 가지고 phase를 조절하면서 각각의 rectifier에 대한 파형을 관찰하고 rms current 및 power ... Schematic② Waveform③ AnalysisPhase controller를 구현하기 위해서 ramp waveform을 만드는 다음과 같은 회로를 구현

리포트 | 33페이지 | 1,500원 | 등록일 2011.07.09

다운로드 장바구니
트랜지스터 기본 소자 실험(결과)

김성준 200411253전재하 200411310문은혁 200511392Results & Simulation BJT Transistor의 특성 실험(Common Emitter 회로 ... )기본적인 BJT의 특성을 Test 하기 위하여 다음과 같이 Transistor에 DC 값을 연결하였다.실험 회로위의 회로에서 V1 (-5V~10V) 과 V_DC 값 (-5V ~15 ... Data를 통한 그래프 도시(V_1 - I_C)NPN BJT와 저항을 이용해 실험 회로를 구성한 후 각각의 V_DC값에 대해 V1의 증가에 따른 Collector 전류, I_C의 변화

리포트 | 20페이지 | 2,000원 | 등록일 2009.07.08

다운로드 장바구니

이전10개 85 86 87 88 899091 92 93 94 다음10개

파워링크

신청하기