"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,581-1,600 / 2,110건

Lab1 motor

면 하나의 SN754410 소자 안에 2개의 H-Bridge 회로가 구성되어 있으며 따라서 동시에 2개의 모터를 구동 시킬 수 있다. 2번 pin으로는 ATmega128에서 나오는 신호 ... 되면서 ou호가 B신호에 대해 90도 위상이 빠르다.▶IMPLEMENTATION이번 실험에서 사용할 센서는 SG207로 발광부와 수광부가 결합되어 있다..그림 8에서 Input에는 5V ... 의 기능에 대해 좀 더 자세히 알아보면 다음과 같다.1) Schumit Trigger (74LS14)Schmitt trigger 회로는 입력 진폭이 소정의 값을 넘으면 급격히 작동

리포트 | 5페이지 | 5,000원 | 등록일 2012.08.30

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 예비 보고서

Chapter 1. 기본 논리 게이트(AND, OR, NOT)1. 실험목표① 기본적인 논리 게이트의 동작 특성을 이해하고 이를 통하여 여러 논리 소자(Logic Component ... )의 동작 방법을 확인하고, 각 소자를 verilog HDL로 구현하여 검증한다.② 기본적인 논리 게이트를 이용한 간단한 회로의 구성을 이해한다.③ 지연시간의 개념을 이해한다.2 ... 다.③ NOT 게이트 : 인버터라고도 하는 NOT게이트는 반전 또는 보수화라 불린느 연산을 수해하는 논리회로로 어떤 논리레벨을 반대이 레벨로 변화시킨다. 즉 ‘1’을 ‘0’으로 ‘0

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
[예비,결과]반가산기와 전가산기, 반감산기와 전감산기

감산기 회로도 반감산기를 사용한 전감산기3. 실험방법가. 기기 및 부품- 74LS08(Qual 2Input AND Gate), 74LS32(Qual 2Input OR Gate ... ),74LS04(Hex Inverter), 74LS86(Qual 2 Input XOR Gate), LED나. 실험순서1) 그림의 회로를 구성한뒤 스위치를 조합하여 진리표를 완성한다.2 ... 12장 반가산기와 전가산기, 13장 반감산기와 전감산기1. 실험목적가. 디코더와 인코더의 원리 및 구성방법을 익힌다.나. 2진 비교기의 동작을 이해하고 비교기 회로의 구성방법

리포트 | 13페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
실험3. 가산기와 감산기 결과보고서

실험3. 가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.< 회로도 >< 회로를 구성한 모습 >< (0,1)(1,0)을 입력했을 때의 모습 ... 을 수 있다.실험을 나온 값의 확인 여부를 위해 PSpice를 통해 시뮬레이션을 해 보았다.< 회로도 >< 결과 >(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라 ... >< D:1 , B:1 일 때의 모습>실험값을 통해 진리표를 구성해 보면 다음과 같다.INPUTOUTPUT0000011110101100< 회로도 >(4) 예비보고서 문제 5에서 구한 전

리포트 | 9페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
디지털논리회로실습 - 제 9장 대소비교 회로와 부호변환 회로

디지털회로실험예비 보고서(제 9장 대소비교 회로와 부호변환 회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 9장 대소비교 회로와 부호변환 회로1. 실험 목적 ... 및 기본 개념대소비교 회로, 일치회로 및 부호변환 회로를 설계하고, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하고 응용 능력을 기른다.2. 실험 과정, 회로도 및 타이밍 ... 다이어그램그리고 예비실험 및 조사2.1 대소비교 회로대소비교 회로는 [그림 A]와 같이 입력되는 두 개의 수 A, B를 비교하여 A>B이면 W에 출력 되고, A=B이면 X에 출력

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

로 회로를 설계하여 각각의 and gate에서 8개의 output으로 신호가 출력되도록 설계하였다.? 실험 1)과 2)의 실험의 simulation 파형을 비교하시오. ... Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... 으로 회로도를 그려서 설계를 할 수 있다.⑤ Verilog의 behavioral modeling과 gate-level modeling의 차이점은 무엇인가?-> behavioral

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
[예비]CMOS Inverter, Tri-state 설계

'의 Data Sheet를 참고하여, 핀 배열, CMOS gate로 회로를 구성할 때의 유의점등을 설명하여라.① Maximum ratings are those values ... . Unused outputs must be left open.3.2 그림 11.1의 .회로에서를 구하는 방법을 설명하여라.[그림 11.1]NMOS의 Gate의 전압과 Drain의 전압 ... 설계실습 11. CMOS Inverter, Tri-state 설계1. 목적digital 회로 설계에 있어서 가장 기본적인 회로인 Inverter에 대해서 설계하여, 그에 대한

리포트 | 5페이지 | 1,500원 | 등록일 2009.05.28

다운로드 장바구니
논리소자를이용한 전자회로실습 텀프로젝트

더라도 사용이 가능하다.회로구동원리 / 소자설명사용된 소자74LS00(NAND gate)게이트논리기호와 수식진리표NANDMODEINOUTABY*************110회로동작A ... 가 있다.Term project 진행과정Term project 진행과정실험을 마치며..한학기동안 전자회로 실험을 통해 배운 것들을 토대로 Term Project를 진행하였다. 하지 ... 만, 회로도 구성 및 제작과정은 처음이라서 많은 시행착오와 어려움이 있었다. 실질적으로 그동안 실험을 하였지만 납땜도 처음이고 실험책에 주어진 대로 실험을 하는 것이 아닌, 우리

리포트 | 24페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
[텀프로젝트] 디지털소자를 이용한 간단한 야구스코어 보드 제작

야구 SCORE 보드1. 실험 제목 : 야구 SCORE 보드 제작2. 실험 목적° 시프트레지스터 혹은 카운터를 이용한 야구 스코어 보드의 부분적 기능에 대한 논리회로를 설계 및 ... 구성해본다.° CPLD를 사용해 회로를 구성하고 작품을 제작해본다.3. 실험 이론 및 회로 동작 설명(1) 시프트 레지스터(shift register)레지스터는 일종의 데이터 기억 ... 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령에 의해

리포트 | 8페이지 | 2,500원 | 등록일 2011.06.10

다운로드 장바구니
전자공학실험 결과레포트-JFET

실험이었다. 증폭 회로는 JFET의 Gate에 순 바이어스를 걸어주어 Channel이 작아지는 효과를 만들어 Drain에서 Source로 흐를 때 저항 값을 작게 만들어 전압 ... 실험1. JFET을 이용한 증폭회로 구성(R1-27kΩ, R2-5.1kΩ)=1.013 mA=0.799 mA=0.808 mA이번 실험은 JFET의 동작특성과 증폭기 응용회로에 관한

리포트 | 2페이지 | 1,000원 | 등록일 2009.07.12

다운로드 장바구니
전자회로실험 공학인증) 설계제안서 : BJT를 이용한 Digital Logic 설계

차 : Breadboard로 BJT를 이용한 Inverter 및 Nor-Gate 설계설계 4주차 : PSpice값과 Breadboard로 실험값과 비교한 후 결과 토의공 학 이 론BJT 특성을 이용 ... 하여 Inverter 및 Nor-Gate 회로 해석설계구성요소제시된 설계과제를 Hand calculation, Pspice 및 breadboard 제작을 통하여 과제의 이해도를 높 ... 설계과제 제안서 (공학인증)설계과목과 목 명전자회로실험I분 반담당교수담당조교설계수행자소 속학 번성 명연 락 처설계과제제목BJT 를 이용한 Digital Logic주 별 설계진행

리포트 | 1페이지 | 1,000원 | 등록일 2009.03.11

다운로드 장바구니
FET

? FET ?{1} 실험의 목표(1) FET의 구조와 특성을 이해하여 특성실험 회로를 설계 구성 하고 특성 값 측정 능력과 증폭 회로 등 에 응용할 수 있는 능력, 회로고장수리 ... 및 가변저항.{5} 실험 순서 및 방법(1) Common Source Amplifier : DC 해석11) 왼쪽 회로에서 다음 Parameter를 구현한다.R1=47k, RD=1 ... 만 FET는 전류가 흐르지 않 아도 작동을 한다.② Gate에 bias 전압이 인가되지 않으면, Drain과 Source사이의 두 개의 다이오드에 의해 Drain Source간 전압

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.18

다운로드 장바구니
바이폴라 트랜지스터의 전류전압특성실험

과 목 : 전자회로설계실험과 제 명 : MOSFET 측정과 실험담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 11 . 6 ... 은 NMPOS를 사용하여 실험한다. 4007 MOS의 핀만 바꾸어서 사용하면 쉽게 회로 구현이 가능하다. 단 디지털 멀티미터를 Vcc에 해당하는 부분에 연결하여 준다. 이번 실험은 R ... PMOS를 이용하는 실험으로 우리가 이번 실험에 사용하게 될 4007 MOS의 1번 핀은 Drain에 2번 핀은 Source에 3번 핀은 Gate에 연결하고 14번 핀은 최대 입력 전압

리포트 | 10페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
[논리회로실험] 래치와 플립플롭 (예비)

) NOR Gate를 이용한 R-S F/F회로도Truth Table논리식2) 실험에 사용되는 IC칩① 74HC74(Dual D Flip-Flop with Set and Reset ... 1. 실험목표1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2) Latch의 특성을 확인하고 회로를 구성할 수 있도록 한다.3) Latch와 flip ... 하라.구성한 회로도출력파형6. 연습문제1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.NAND 게이트로 구성된 래치 회로

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
결과03_Adder Subtractor

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 아 실험하지 않았습니다.II. 실험에 대한 고찰이번 실험은 logic gate를 이용하여 adder를 구성해보는 실험이었다. half-adder 및 full-adder를 구성한 후 ... 실험3 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 5-예비,결과 보고서

실험5 예비보고서1) NAND gate를 이용하여 S-R latch를 구현하고, 이를 이용하여 D latch 및 master-slave D F/F을 구현하시오.SRQQ ... 하였다. 이 실험도 비교적 간단한 회로구성이기 때문에 큰 어려움 없이 원하는 결과를 얻을 수 있었다.master slave D F/FMaster Slave D Filp Flop이란 ... 2개를 NAND gate로 회로 구성하여 직렬 연결시키는 것에 불과하기 때문에 어렵지 않았고, LED로 회로의 출력을 확인한 결과에서도 예비보고서에 작성한대로 출력되어 나왔다.3

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
[기초전자회로실험]실험결과보고서 쌍안정멀티바이브레이터(flip-flop)

와 GND에연결하여 주고 연결시에는 확실하게 GND도 연결한다. (Gate는 Vcc에 연결)(??? 실험이 기억안나지만 오실로스코프아니냐? 모니터되는거 )GateSRQ~Q1+50 ... 실 험 결 과 보 고 서실험 단원 및 제목쌍안정멀티바이브레이터(Flip - Flop)검사란조5학 과학 번이 름1) 결과 및 고찰실습 1. a : S 와 R을 모두 거의 동시에 ... 으로 S와 R의 스위치를 변화 시켯을 때 출력이 어떻게 변하는지 보았는데, 처음 S을 높일 경우 Set 상태가 되고 다시 낮은 S를 넣은다고 해도 회로는 기억을 하기 때문에 Set 상태

리포트 | 4페이지 | 1,500원 | 등록일 2010.09.10

다운로드 장바구니
[예비]논리함수와 게이트(중앙대)

설계실습 8. 논리함수와 게이트1.목적여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2.실험준비물직류전원장치 1대오실로스코프 1대함수발생기 1대브레드보드 1대 ... Toggle Switch 2대Quad 2 Input AND Gate(74LS08) 2대Quad 2 Input OR Gate(74LS32) 1대Hex Inverter (74LS04) 2 ... 대Quad 2 Input NAND Gate (74LS00) 3대Quad 2 Input NOR Gate (74LS02) 1대Quad 2 Input XOR Gate (74LS86) 1

리포트 | 7페이지 | 1,500원 | 등록일 2008.11.15

다운로드 장바구니
AND, OR, NOT GATE

실험 2 AND, OR, NOT GATE1. 목적1) 기본 게이트인 AND, OR, 그리고 NOT의 동작원리를 이해한다.2) AND, OR, 그리고 NOT 게이트 T시 소자 ... 의 사용법을 이해한다.3) 브레드보드와 TTL을 사용하여 기본회로를 구성하고 동작을 평가한다.4) 전원 공급기, 오실로스코프, 그리고 로직 프로브 등 각종 실험 장비의 조작법을 익힌다 ... .2. 이론논리 게이트는 디지털 회로를 구성하는 기본 요소이다. 논리 게이트는 입력 신호의 상태에 따라 특정한 출력을 가진다. 입력과 출력의 상태는 전압이 +5V에 가까운 상태인

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
VHDL를 활용한 EE ATM 설계하기

EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM ... 는 T-money 충전기능을 추가함으로써, 기존 ATM에 좀 더 편리성을 더하여 차별화를 둘 것이다.2.본론▷합성- 전체 블록 diagram최종적으로 구현한 회로의 블록 다이어 그램

리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11

다운로드 장바구니

이전10개 75 76 77 78 798081 82 83 84 다음10개

파워링크

신청하기