"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,701-1,720 / 2,110건

[논리회로실험] CMOS회로의 전기적 특성(예비)

Inverter▶ 기본 CMOS Inverter 회로는 위 그림과 같이 p-channel FET와 n-channel FET로 구성된다.① n-channel MOS는 gate-source ... 1. 실험목표1) High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2) CMOS IC의 데이터시트 ... . 실험 장비 및 부품1) DC 전원공급기(power supply)2) 파형발생기3) 오실로스코프, BNC 프루브 2개4) 멀티미터5) IC : Inverter Philips 74HC

리포트 | 12페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
MOSFET CS,CD 특성곡선

하다.(2) 실험2의 입출력 파형을 그리고 전압이득을 계산하라.위의 회로도와 같이 디자인하고,gate에서 input을 넣어 sourse에서 output이 나오고, 소신호에서는 drain ... 실험 9. MOSFET CS증폭회로와 CD증폭회로의 구성과 측정1. 배경 이론예비보고서의 내용과 겹치므로 생략한다.2. 실험 내용(1) CS증폭기를 구성한 후 MOS가 포화영역 ... (1) 실험1의 입출력 파형을 그리고 전압이득을 계산하라.위의 그림같이 디자인하여 input을 넣어주었다.gate에서 input을 넣어 drain에서 output이 나오고, 소신호

리포트 | 6페이지 | 1,000원 | 등록일 2009.03.09

다운로드 장바구니
논리회로

-gate CMOS 장치이며, 저전력 Schottky TTL과 호환성이 있다. 74HC138은 3개의 입력을 받아서 8개의 출력핀중 한곳으로만 active LOW신호를 보낸다 ... 면 회로는 출력 Q를 높은 상태로 세트시키며, 반대로 R이 높은 값, S가 낮은 값이면 출력 Q는 낮은 값으로 리셋 된다.R과 S가 동시에 높은 값일때 이것을 부정조건으로 부르며 역설 ... 를 만들며, 이 상태에서 회로는 저장하거나 기억을 한다. 낮은 R과 높은 S는 세트상태를 표현하며, 높은 R과 낮은 S는 리셋상태를 만든다. 마지막으로 R과 S가 높은 값일 때는 부정

리포트 | 8페이지 | 1,000원 | 등록일 2010.10.09 | 수정일 2017.04.26

다운로드 장바구니
디지털회로- 기본 논리 게이트(NAND, NOR, XOR) 결과

의 잘못된 핀 배열로부터 발생하였다는 사실을 알아냈다.? XOR gate 동작 확인실험 3에서는 XOR 게이트의 특성을 확인하는 실험으로써, 비교적 간단하게 회로를 구성하였다. 74LS ... · 실험 3입력출력ABC000011101110· 실험 4입력출력ABCDF00000011011001111000▶ NAND, NOR, XOR gate는 모두 VIH ... 에서 4.43~4.45V, 0.14~0.16V, 실험4에서 4.41~4.44V, 0.15~0.16V 가 측정되어서 실험조건을 만족시켰다.2.실험분석? NAND gate 동작 확인실험

리포트 | 6페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
판매자 표지

전기공학실험 위상전력 예비 레포트

※ 실험 목적위상제어를 통한 전력제어를 이해시키고, 전력용 반도체 사용법과 회로를 통한 전력제어report>※ 실험 내용1. UJT, DIAC을 이용한 트리거 신호 발생 실험2 ... 에 있는 SCR의 Gate 회로를 개방하고 양극 전류를 줄여가면 어느 전류로부터 OFF 상태로 옮아가서 전류가 흐르지 않게 되는 때의 전류- Lathing current(IL ... . SCR을 이용한 위상전력제어 실험3. TRIAC을 이용한 위상전력제어 실험※ 실험 이론1. 전력용 반도체● 전력용 반도체- 직류 혹은 교류 형태의 전압·전류를 시스템에서 요구

리포트 | 16페이지 | 3,000원 | 등록일 2010.12.05 | 수정일 2015.01.12

다운로드 장바구니
실험3.반가산기,가산기

하는게 더 간단히 할 수 있다.나. 그림 3-1에서 작성한 회로 그림을 Gate를 이용해 연결하고 실험한 결과를 표 3-4에 기록하여라.※ 저번 실험과 마찬가지로 0.4V이하 ... 0. 실험관련내용(이론). 반가산기0) 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 ... )000111100010111010ABC(i)000111100001010111위에서 구한 부울대수식을 실제 회로로 구성해보면이렇게 구성할 수 있다.1. 실험계획 및 주의사항. 표 3-1의 반가산기 진리표와 그

리포트 | 4페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
BCD to EXCESS-3 CODE CONVERTER

▶ FPGA(Field Programmabe Gate Array)란?프로그램이 가능한 Logic Device, 회로 설계자가 직접회로를 구현할 수 있는 새로운 형태의 주문형 반도체이 ... /SEARCH/ART/FPGA.HTM" FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드를 EXCESS-3코드로 변환시켜본다. 첫 ... FPGA의 라이브러리 셀로 구성된 Netlist로 변환되어야 한다.▶ UCF(User Constraints File) 작성설계자가 회로의 물리적 제약 조건들을 UFC를 통해서 입력

리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
순서 논리 회로 플립플롭( flip-flop) 실험보고서

순서 논리 회로 플립플롭( flip-flop) 실험보고서1. 실험목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보 ... AND,OR gate로 구성된 회로이다.순서논리회로는 쉽게 말해 플립플랍이라는 동기소자가 들어가있는 회로를 말하는 것이다.또 다시 순서논리회로는 크게 비동기(asynchronous ... 플롭 7474, JK 플립플롭 74764. 실험절차(1) 디지털 실험기관 위에 7400 NAND게이트를 이용하여 RS플립플롭 회로를 구성하고 데이터 스위치로 S, R의 논리상태

리포트 | 3페이지 | 1,000원 | 등록일 2009.08.06

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

> Configure를 할 때 에러가 계속 발생하는 경우가 있어서 실험이 많이 지연되었다. 또한 논리 회로와 관련된 연산이 생소하여 신호에 따른 연산을 파악하는 게 꽤 힘들었다. 동작 제어 신호 ... 학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing ... ① 자리 올림 예견법(carry look ahead)의 장단점 조사, 회로

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
MOS diode 설계

에는 N채널 MOSFET 과 P채널 MOSFET이 있다. MOSFET은 디지털 회로에 광범위하게 쓰이는데 스위칭 기능이 매우 뛰어 나기 때문이다. 이는 산화막에 의해 채널로부터 절연 ... 되어 있기 때문에 gate단에는 전류소모가 없기 때문이다.▶MOSFET 의 구조 및 특성MOSFET은 gate, source, drain 3개의 터미널로 구성된다. MOSFET ... 의 source와 drain은 실리콘 표면에 생성되며 gate의 양쪽에 배치 되게 된다. MOSFET은 중간층에 절연막이 있다는 것이 특징이다. 그래서 gate에 어떤 (+),(

리포트 | 9페이지 | 3,000원 | 등록일 2010.08.09

다운로드 장바구니
결과 MOSFET증폭기

는 결과를 낳을 것이다. 하지만 실험 결과는 3dB frequency가 거의 동일하게 측정되었다. 이것은 gate단에 miller effect가 일어나더라도 그다지 dorminant ... 실험 6. MOSFET 증폭기1. 목적☞ MOSFET 증폭기의 특성을 이해한다.3. 실험(1) 소스 접지 증폭기(Common Source Amplifier)1) X를 입력, Y ... Vss = -2 V 로 하고 실험하였고, 이론값을 계산하였습니다.)== 1== 10= -(0.638m*(2-1.44))*10k = -3.57[V/V]여기서의 이론적인 값을 구해주

리포트 | 10페이지 | 1,500원 | 등록일 2008.12.10

다운로드 장바구니
쵸퍼 인버터 실험

쵸퍼/인버터 제어 특성 실험 예비 Report학과 :학번 :이름 :쵸퍼/인버터 제어 특성1. SCR사이리스터란 p-n-p-n접합의 4층 구조 반도체 소자의 총칭으로서, 역저지 ... (cathode), 게이트(gate)를 나타내고, 전류는 항상 애노드에서 캐소드로 흐릅니다.GTO 사이리스터(Gate-Turn-Off Thyristor)(3단자 턴오프 사이리스터 ... 가 가능하며, 일단 오프되면 게이트 전류 없이도 오프 상태를 유지하는 트리거 오프(trigger off) 기능을 가집니다.3) SCR 사이리스터의 회로도 기호● 다이액(Diac)다이액

리포트 | 9페이지 | 1,000원 | 등록일 2010.03.28

다운로드 장바구니
실험7 결과 전기기기용 발진회로 실험

1. 실험 목적· 전기기기의 제어에 사용되는 발진 회로의 기본 원리를 이해한다.· 발진회로에 가장 널리 사용되는 타이머 IC 555 소자의 동작원리와 기본적인 사용법을 이해 ... 한다.· 555타이머 IC를 이용한 단안정, 비안정 발진회로의 구성과 주파수 조정회로를 수성하여 동작을 확인한다.2. 실험 내용1. 단안정 동작1) 그림 7-8의 회로를 구성 ... . 단안정 회로의 특성은 앞에서 말한바와 같이, 커패시터가 2/3충전 되는 시점까지 출력이 일정하게 유지가 된다는 것을 확인하였습니다.표 7-2 단안정 회로 실험Ra = 470K

리포트 | 10페이지 | 2,000원 | 등록일 2010.04.13

다운로드 장바구니
정신간호의 생물학적 기초

할수록 대부분의 인간행동은 생물학적 근거가 있다. 화를 내거나 충동구매를 하거나 어떤 결정을 내리는 것 같은 인간의 모든 행동은 대부분 뇌의 신경회로에 근거를 두고 있다. 그러므로 이상 ... 하기 위한 이론적 근거→ 중추신경계에 관한 지식은 현대 정신간호에서 꼭 필요하고 매우 중요하다.(1) 동물실험중추신경계 연구에서는 동물실험이 가장 일반적인 연구방법이다. 동물실험 ... 이란, 질병의 생물학적 과정과 어떤 특정한 질병이 질병과정에 어떻게 영향을 미치는지를 연구하기 위해 사람이 아닌 유기체(쥐나 생쥐 등)를 이용해서 연구하는 것을 의미한다. 실험

리포트 | 15페이지 | 1,000원 | 등록일 2013.07.02 | 수정일 2020.01.30

다운로드 장바구니
관로 마찰 실험 결과

.06779190.75Elbow(16-17)0.14130.12202215.80Gate(14-15)0.02150.09490677.35※ 차이율 =5. 결론 (공학에서 관로 실험의 적용과 그 ... - 관로 마찰 실험학 과기계공학부수 업열/유체 공학실험조조 장조 원담당 조교제 출 일1. 실험 목적일정한 유량을 관내에 흐르게 하여 벤추리미터, 관 마찰, orifice 등 ... 을 통한 유량의 측정을 실험해 본다. 또한 직관/곡관 및 급 확대관, 급 축소관에서의 압력 손실 등을 마노미터를 통해 측정하여, 모든 압력 손실마다 이론값과 실험값의 차이를 구해서

리포트 | 13페이지 | 1,000원 | 등록일 2009.10.15

다운로드 장바구니
[전자통신 기초실험] JFET 직류특성

특성N채널 JFET의 경우에 대한 Drain-Source 전압의 효과는 위의 그림과 같은 회로에 의해 실험적으로 결정될 수 있다.는 Gate바이어스 이고는 Drain 전압이다. 전압 ... 회로에서는 쌍극성 트랜지스터 보다 JFET가 많이 사용된다. 높은 입력전압이 사용되면 출력전류를 제어하기가 어려워진다. Source에 대한 Gate의 역바이어스 회로도 역바이어 ... 에 대한 Gate의 역바이어스 회로도를 나타냈고 는 역바이어스에 의해 Gate의 영역이 넓어짐을 보여주고 있으며 는 역바이어스가 충분히 크면 드레인 전류가 완전히 차단됨을 보여주고 있

리포트 | 9페이지 | 1,000원 | 등록일 2008.05.30

다운로드 장바구니
74007402를 이용NAND, NORGATES 실험및진리표 보고서

REPORT(7400, 7402를 이용한 NAND, NOR GATES 실험 및 진리표 작성)과 목 명 : 디지털시스템 응용 및 실험학 과 : 컴퓨터학과학 번 :이 름 :실험 4 ... 보고서실험 일자 :실험 조 :실험자 성명 :데이터 및 관찰 내용 : 7400, 7402를 이용한 NAND, NOR GATES 실험 및 진리표 작성표 4-2표 4-3NAND 게이트 ... 가 나온다는 것을 알 수 있었다. 따라서 NAND와 NOR 게이트만으로도 다른 게이트를 만들어 낼 수 있다.심층 탐구 실험 결과 : 그림 4-10의 회로는 아래 진리표에서와 같이 NAND

리포트 | 7페이지 | 1,000원 | 등록일 2009.04.20

다운로드 장바구니
[LCD실험]LCD panel 분해

LCD panel 분해1. 실험목표: Reverse engineering으로 여러 종류의 TFT-LCD 패널을 분해하여 LCD 패널의 구조를 이해하고, 각 구성 부품들의 기능 ... 과 역할, 광학적 특성 등을 이해한다. 또한 서로 다른 종류의 패널 구성의 차이점과 부품의 차이를 찾아보고 이유를 알아본다.2. 실험장비(좌) LGD 3.5인치 a-Si TFT-LCD ... 물질이므로 손을 보호해야 한다.3. 실험방법A. LGD 3.5인치 a-Si TFT LCD 분해1) 여러 종류의 패널을 동시에 분해하면 부품들이 섞이거나 혼동할 수 있는 여지가 있

리포트 | 10페이지 | 6,000원 | 등록일 2012.07.11

다운로드 장바구니
JFET관련이론실습

가 문제가 된다면 실제로 물리적으로 JFET이 생산될 때 채널 크기 조절을 통해서 소자의 Performance를 바꿀 수도 있다는 생각을 할 수 있다..결과보고서 전자회로설계및실험1 실험일: 2010 년 5 월 24 일 ... 실험 제목: JFET 특성요약문BJT와는 다르게 JFET의 경우 Chanal을 통해서 전류를 흐르게 하기도 하고 멈추게 하기도 한다.BJT에서도 Depletion 영역의 크기 ... 되기 때문에 이러한 각 단자의 전압에 의해서 전류의 크기가 Controll 된다는 점은 BJT와의 공통점이라고 할 수 있다 .그렇기 때문에 이번 실험에서도 전압변화가 실험의 가장 주된

리포트 | 6페이지 | 1,000원 | 등록일 2010.09.18

다운로드 장바구니
NAND게이트

제목논리 게이트 회로의 응용목적MAX+PLUS II 와 실습키트의 기본 사용법을 익힌다.Logic gate 회로와 회로의 응용 법을 안다.관련학습★ NAND 게이트-2 개 이상 ... 및 이론 공부를 많이 해야겠습니다.결론 및 고찰이번 실험은 게이트 회로를 응용 하는 것이며 NAND 게이트 의 사용 그리고 게이트의 변환 ,상태 버퍼에 대해서입니다.NAND ... -AND 의 의미로 NAND 게이트로 부른다.1. NAND 게이트의 진리표ABY*************. NAND 논리 기호3. NAND 게이트의 대표적인 회로-IC : 74004

리포트 | 8페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니

이전10개 81 82 83 84 858687 88 89 90 다음10개

파워링크

신청하기