"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,981-2,000 / 2,110건

[공학]PLL (Phase Locked Loop)

(Loop Filter), VCO(Voltage Controlled Oscillator) 세 부분으로 나누어진다. N-Divider가 들어가 있지만 이것은 회로의 필요에 따라 ... 론 도 출실 험 목 적● 금속 – 산화물 – 반도체 전계효과 트랜지스터(MOSFET)의 드레인 특성을 실험으로 결정.◆ 드레인 특성 (게이트 제어)◆ 공통 소스 증폭기 특성● 공통 ... VGS- VTiDVDS관 련 이 론◆ 공핍형 n채널 MOSFET● 제작 공정에서 채널을 미리 만들어 주는 구조로 문턱전압의 균일성을 유지하기 어려워 집적회로에서 거의 쓰이지 않

리포트 | 28페이지 | 3,500원 | 등록일 2007.05.23

다운로드 장바구니
[논리회로] 논리회로 3bit switch tail ring counter (링카운터) - 직접 실험으로 구성

30000011000201003001040001510006010070010800012) NAND Gate로의 실제 회로 구성- 사용 부품 및 기기 : Power Supply(Vcc=5V와 GND를 포함), Bread ... 의 NAND Gate 회로로 만들어 질수 있는 것에 착안을 하였다. D플립플롭을 구하는 곳을 모르는 상태였기 때문에 NAND 회로로 구성을해보았다. 논리회로 책에 나와있는 D플립플롭 ... 의 설계도 (6개의 NAND Gate로구성한)를 참고하여 회로를 설계 하였으나, 입력의 3번째 NAND Gate의 CLK을포함한 3개의 입력을 줄 수 없었다. (74LS00은 2개

리포트 | 5페이지 | 1,000원 | 등록일 2003.12.02

다운로드 장바구니
[디지털회로실험] 디지털회로실험

(quad 2-input AND gate)2개TTL 7432(quad 2-input OR gate)TTL 7486(quad 2-input XOR gate)⇒회로도 및 모의 실험 결과(1 ... 를 이해한다.(3) 가산기와 감산기의 동작을 확인한다.(4) 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.⇒사용부품 및 사양디지털 실험장치직류전원 공급장치회로시험기 ... 410100101010101011011001000110001110101011100110100001111111100000010110101011101101010110010111101011011⇒실험 결과 검토(1) 그림 6-11의 반 가산기 실험회로에서 입력 A.B의 변화에 따른 출력값 S와 C를 측정한 표 6-5가 이론치 표

리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
[디지털회로이론] 디지털회로실험

7432(quad 2-input OR gate)⇒회로도 및 모의 실험 결과(1) 그림4-3 같은 회로를 결선하고 입력변화에 따른 출력값을 측정하여 표4-9를 완성하라(a) NAND ... ⇒실험제목: 실험4. 논리함수의 간략화(드-모르간의 정리, 표준전개, 카르나도법 및 테이블법)⇒실험목적: → 드-모르간의 정리를 실험적으로 증명하고, 논리회로의 간략화를 보인다 ... 화를 익힌다.→ 테이블 법에 의한 논리함수의 간략화를 익힌다.⇒사용부품 및 사양디지털 실험장치 TTL 7400(quad 2-input NAND Gate)직류전원 공급장치 TTL

리포트 | 6페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
2진 가산기

(ripple carry adder)4. 실험 방법1) 실험회로 1반가산기(half adder)의 동작을 보기 위한 실험으로 74LS86 EX-OR gate의 합(S) 회로와 74LS08 ... 0000010110011110[표] 반 가산기(half adder) 진리표2) 실험회로 2두개의 반가산기와 한개의 OR gate로 구성된 전가산기의 회로를 구성하여 전가산기의 동작을 확인하고 진리 ... AND gate의 자리올림 수(C) 회로를 구성하고 진리표를 작성하라.여기서의 합 회로의 자리올림 회로이다.[그림] 반 가산기(half adder) 회로도ABCS

리포트 | 8페이지 | 1,000원 | 등록일 2004.10.15

다운로드 장바구니
[디지털회로실험] 디지털회로실험

디지털 회로실험⇒실험제목: 디코더와 인코더⇒실험목적: 디코더와 인코더의동작 원리를 이해, 특성을 확인,부호 변화기 의 동작을 살펴본다. 디코더와 인코더의 구성방법을 익혀 각 종 ... 코드를 만들 수 있는 능력을 키운다. 7-Segment의 원리와 숫자 표시기의 사용방법을 익힌다.⇒사용부품 및 사양:디지털 실험장치직류전원 공급장치회로실험기오실로스코프싱글펄스 발생 ... 의 실험실험(1) 회로도 및 시뮬레이션실험(2) 회로도 및 시뮬레이션실험(3) 회로도 및 시뮬레이션실험(4) 회로도 및 시뮬레이션실험(5) 회로도 및 시뮬레이션실험(6) 회로도 및

리포트 | 7페이지 | 1,000원 | 등록일 2004.03.09

다운로드 장바구니
[논리회로, 회로이론] 게이트 특성 실험

게이트 전기적 특성 실험1. 목적실제 실험을 통한 GATE의 전기적 특성을 확인하고 실제 GATE의 data sheet와 비교 분석한다.3.이론A. TTL(Transistor ... (Unit: V)실험 결과에서 확인 할 수 있듯이 NAND Gate의 진리표 상 A1에 0V 이 입력된 경우B1에 0V또는 5V가 입력되어도 5V 가됨을 알 수 있고 A1에 5V가 입력. ... -Transistor Logic) : 트랜지스터-트랜지스터 논리 회로-가장 많이 사용, 가격 저렴-팬 아웃(fan-out)이 많이 얻어진다-출력 임피던스도 낮아 현재 가장 품종이 풍부

리포트 | 8페이지 | 1,000원 | 등록일 2004.12.02

다운로드 장바구니
[디지털공학] 쉬프트레지스터 예비보고서

, Oscilloscope, Function Generator{{{{실험 방법1. SN7474를 이용하여 의 회로를 구성하라. 먼저 PRESET 단자를 잠시 0으로 하였다가 1로 놓아라. 데이터 입력 ... 로 사용하는 실험을 해 보라.{4. 의 회로를 구성하고 클럭을 가해가면서 계수회로의 상태표를 작성하라. 주기성이 나타날 때까지 실험하라.{5. 의 회로를 구성하고, 다음의 과정을 따라 ... 실험 11. 쉬프트 레지스터목 적1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 카운터의 동작을 이해한다.원 리플립플롭이나 래치는 가장 기본적인 기억

리포트 | 6페이지 | 1,000원 | 등록일 2005.06.22

다운로드 장바구니
Wafer Scribing and Cleaning

Wafer Scribing & Cleaning1. 실험목적?OTFT 및 반도체 device의 Gate 전극으로 사용되는 Si Wafer를 원하는 크기로 자르는 방법을 습득 ... 된 가스 등으로 이루어져 있고,이들은 원자, 이온, 분자 등과 같은 물질 특성을 가지고 있다- DEVICE의 고집적화와 DESIGN RULE(회로선폭)의 HALF MICRON(0.5 ... 구멍까지 아주 훌륭하게 침투하여 대단히 효과적으로 세척하게 됨- 진동자에서 방사되는 초음파를 얼마나 일정하게 발생시키느냐의 차이가 탁월한 세척효 과 및 실험에 커다란 영향을 미침

리포트 | 11페이지 | 1,000원 | 등록일 2009.06.07

다운로드 장바구니
[논리회로] 논리회로설계(Combinational Logic)

Report제목 : Experiment Two과목명:논리회로 설계담 당:최재영 교수님제출일:Combinational Logic 의 소개INTRODUCTION?실습의 목적. ... - boolean, switching, algebra, combinational logic의 개념을 이해한다.- logicworks를 이용한 combinational 회로를 디자인 ... 하고, 수행한다..- combinational 회로에 대한 이해뿐만 아니라 modular디자인 처리의 더 나은 이해를 한다.?combinational 네트워크와 sequential

리포트 | 7페이지 | 1,000원 | 등록일 2005.06.01

다운로드 장바구니
결과 동기 계수기 맥스포함

아지므로 가장 적당한 해상도와 주파수의 조합을 찾아야 한다.고찰1. 플립플롭의 전송 지연 시간이 50ns, gate 지연시간이 50ns일 때 실험 1회로의 최대 클럭 주파수를 구하 ... *************0010230011340100450101560110670111781000891001910101010⇒ 실험 1. 리플 캐리 방식의 4단 병렬 계수 회로를 실험하는 것이었다. 0 ~ 15까지 계수하고 다시 처음부터 다시 반복으로 계수 ... 하는 회로이다. 결과는 CLOCK입력 개수가 0 ~ 10 로 되어 있어 출력된 값 또한 2진수로 하면 0000 ~ 1010 이고 이를 10진수로 변환하면 0 ~ 10 이다.2. 실험 2

리포트 | 5페이지 | 1,000원 | 등록일 2004.03.31 | 수정일 2014.08.20

다운로드 장바구니
함수발생기/오실로스코프에 대하여

※ 함수 발생기(Fuction Generator)함수발생기(Function Generator)는 회로에서 필요로 하는 여러 가지 signal source를 만들어주는 장치이 ... Diagram◎ 각 조절 기능 설명1. 전면판(1)GATE 시간 표시기 (G.T)- 내부/외부 주파수 측정시의 게이트 시간을 표시합니다.(2)단위표시 램프- 화면에 표시된 측정값의 주파수 ... 스위치 포지션 손잡이를 당기면 수평증폭기의게인이 10배로 된다.23. Source : 트리거회로의 트리거신호원을 선택하는 스위치.24. Coupling : 동기신호의 결합방식

리포트 | 14페이지 | 2,500원 | 등록일 2007.11.06

다운로드 장바구니
[프로젝트]디자인 프로그램 프로젝트 전체문서(방법론 적용)

가 발생한다.B. 컴퓨터의 구조나 회로의 특성을 이해하고자 하는 수요가 있어도, 고가의 하드웨어 실험 기자재가 준비되어 있는 곳이 적다.C. 논리회로 설계 프로그램은 다수 존재하나 ... 는 매우 직관적이고 쉽게 이해할 수 있어야 한다.5. 주요기능설정 객체의 관리Rendering 품질에 대한 설정이 가능.기초적 논리회로의 설계GUI의 형태로 Gate들을 Drag ... & Drop 형태로, 논리회로를 설계 할 수 있게끔 한다.사용자는 여러 개의 Gate를 선택하여 그것을 그룹화 할 수도 있고, 그룹화된 개체들을 컴포넌트화 할 수 있다.작성된 논리회로

리포트 | 65페이지 | 1,000원 | 등록일 2005.06.05

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 초기 사용법 입니다.)

전자전기컴퓨터설계실험IIIPRELAB REPORT[The Usage of Xilinx ISE on Spartan-3]학 과담당교수조학 번이 름제 출 일목 차 HYPERLINK ... \l "실험소개" 1. 실 험 소 개 HYPERLINK \l "purpose" 1) Purpose of the Experiment HYPERLINK \l "theory" 2 ... ) Theory HYPERLINK \l "실험방법" 2. 실 험 방 법 (Meterials & Methods) HYPERLINK \l "실험도구" 1) 실 험 도 구 HYPERLINK \l

리포트 | 19페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
디지털회로 [ 기본 논리 게이트-NAND, NOR, XOR 게이트 _ 사전 ]

2. 기본 논리 게이트제출일실험조이름-사전 보고서-[NAND, NOR, XOR 게이트]? 실험목적이번 실험은 기본 게이트인 NAND, NOR, XOR의 동작원리와 TTL 소자 ... 사용법을 알고, 이 소자들을 사용하여 기본 회로를 구성해 그 동작을 살펴보는 것이다.? 이론1. NAND 게이트? NAND 함수는 AND 함수의 보수이며, AND 그래픽 기호 뒤 ... 는 TTL소자로 74LS02을 사용한다. 74LS02의 내부구조와 핀 배열은 아래와 같다.? NAND 와 NOR 게이트는 트랜지스터로 디지털 회로를 구현할 때 더 쉽게 구현할 수 있

리포트 | 4페이지 | 1,000원 | 등록일 2008.04.08

다운로드 장바구니
[기초회로실험] 실험9. RS 래치와 D래치, 실험10. 플립플롭

과 동작 특성을 익힌다.4. 사용부품 및 사양- 디지털 실험장치- 직류전원 공급장치- 싱글 펄스 발생기- 회로시험기- 오실로스코프- TTL 7400(NAND GATE)- TTL 7402 ... 기초회로실험사전보고서1. 학번:이름:2. 제목: 실험9. RS 래치와 D래치실험10. 플립플롭3. 실험 목적 : 실험9(1). 래치의 기본 개념을 파악한다.(2). RS 래치 ... -input D-F/F)- TTL 7476(Dual, M/S-JK-F/F)5.회로도 및 모의 실험실험 9(1) 그림과 같은 NOR 게이트를 이용한 RS-Latch 회로를 구성

리포트 | 11페이지 | 1,000원 | 등록일 2004.03.08

다운로드 장바구니
[디지털 논리]사거리 신호등 제어기

= K = 1 일 때 클럭 펄스가 인가되면 출력은 반전●참고문헌디지털 논리회로 실험 ,김동원 외,한올출판사디지털 논리와 설계기본 전자회로 모음집,김응묵Digital ... Fundamentals 4th,Thomas L,Floyd전자회로,광문사●느낀점이론으로만 배운 것을 실행으로 옮기는 것이 매우 힘들었다. 이론도 배우지 않은채로 실험을 진행해야 했기 때문에 아무런 ... 있는 기회가 된다. 또한 이론으로 배운 것들을 실험함으로써 내용을 익히게 되고 더 깊숙한 이해를 돕는다. 우리가 배우는 것들이 단지 이론으로 끝나는 것이 아니라 일상생활 가운데

리포트 | 22페이지 | 3,000원 | 등록일 2006.06.26 | 수정일 2016.11.21

다운로드 장바구니
[공학]Op-Amp 사용법

Op-Amp 사용법목 차1.목 적2.이 론3.실험 기자재 및 부품4.도 면5.실험 및 실험결과6.고 찰과 목 :성 명 :학 번 :소 속 :제출일자 :1. 목 적기계계의 물리량 ... 기계를 제어 할 수 있는 기본이 된다.2. 이 론가. Op-Amp 란?증폭 회로, 비교 회로 등, 아날로그 전자 회로에서 널리 쓰이고 있는 Op-Amp는 Operational ... 다.)▲ Offset 조정용 핀(Offset null) : Op-Amp를 사용하는 회로에서는 자주 offset 조정이라는 말을 듣게 된다. 이상적으로 입력이 없으면 출력도 없는 것이 당연

리포트 | 14페이지 | 1,000원 | 등록일 2006.09.24

다운로드 장바구니
[컴퓨터학] 디지털 실험 1

. 실험결과 기록 및 질의 응답실험결과 {확인실험종료시간 : 시 분기기반납완료{확인가) 1) C-F : AND 게이트 진리표{AND Gate Truth ... TableINPUT = SW1OUTPUT=L10110질의응답가) 2) A- 이들 두 회로의 결과는 같으나 차이점을 들자면 입력순서와 회로의 전파지연 시간의 차이가 있겠다. 그러나 실제 실험 ... 가 작아 더 수행시간의 차이가 있을 것을 예상했으나 눈으로 체감할 수는 없었다.2) E- 위 질문과 마찬가지로 D 실험과 결과는 같았다 마찬가지로 다른점이 있다면 회로의 구성방법

리포트 | 5페이지 | 1,000원 | 등록일 2003.09.21

다운로드 장바구니
[전자공학] 디지털시계 텀 제안서

DataSheet1. 목 표■ 한 학기 동안 실험을 하며 배웠던 기본 / 순차논리회로의 동작을 응용하여 카운터가 기본이 되는 디지털 시계를 직접 설계/제작 해본다.■ 디지털 시계 기능 ... 로는 JK F/F과 3× 8 DECODER, NAND GATE, MOD-6을 사용한다.먼저 시간을 맞출수 있도록 하는 시조정 회로를 살펴보도록 하자.그림 6 - 시조정 회로시조정 ... 를 설계한 회로도이다.그림 8 - Stop Watch 회로STOP WATCH의 입력클럭에는 AND GATE의 두 입력단자로 구성되게 된다. 0.01초 단위로 뛰는 클럭과 START

리포트 | 15페이지 | 1,000원 | 등록일 2004.12.17

다운로드 장바구니

이전10개 95 96 97 98 99100101 102 103 104 다음10개

파워링크

신청하기