디지털 시스템 설계 및 실습 인코더 설계 verilog

소개글

"디지털 시스템 설계 및 실습 인코더 설계 verilog"에 대한 내용입니다.

목차

1. 실습 목적

2. 우선순위 인코더의 진리표

3. 우선순위 인코더의 블록도

4. 우선순위 인코더의 Verilog 코드
1) Encoder.v
2) tb_Encoder.v

5. 실습 결과 화면

본문내용

1. 실습 목적
인코더는 2^n 개의 입력을 받아서 n개의 인코딩된 결과를 출력한다. 그러나 일반 인코더는 두 개 이상의 입력이 동시에 주어졌을 때 각각의 입력에 대한 인코딩 결과를 모두 출력하므로 정확한 결과를 기대하기 어렵다. 따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더를 설계한다.

<중 략>

4. 우선순위 인코더의 Verilog 코드
1) Encoder.v
module Encoder(d,X,V);
input [7:0] d;
output V;
output[2:0] X;

reg V;
reg [2:0] X;

always @(d)
begin

참고 자료

없음