"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,601-1,620 / 2,110건

[기초전자회로실험]실험결과보고서 쌍안정멀티바이브레이터(flip-flop)

와 GND에연결하여 주고 연결시에는 확실하게 GND도 연결한다. (Gate는 Vcc에 연결)(??? 실험이 기억안나지만 오실로스코프아니냐? 모니터되는거 )GateSRQ~Q1+50 ... 실 험 결 과 보 고 서실험 단원 및 제목쌍안정멀티바이브레이터(Flip - Flop)검사란조5학 과학 번이 름1) 결과 및 고찰실습 1. a : S 와 R을 모두 거의 동시에 ... 으로 S와 R의 스위치를 변화 시켯을 때 출력이 어떻게 변하는지 보았는데, 처음 S을 높일 경우 Set 상태가 되고 다시 낮은 S를 넣은다고 해도 회로는 기억을 하기 때문에 Set 상태

리포트 | 4페이지 | 1,500원 | 등록일 2010.09.10

다운로드 장바구니
[예비]논리함수와 게이트(중앙대)

설계실습 8. 논리함수와 게이트1.목적여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2.실험준비물직류전원장치 1대오실로스코프 1대함수발생기 1대브레드보드 1대 ... Toggle Switch 2대Quad 2 Input AND Gate(74LS08) 2대Quad 2 Input OR Gate(74LS32) 1대Hex Inverter (74LS04) 2 ... 대Quad 2 Input NAND Gate (74LS00) 3대Quad 2 Input NOR Gate (74LS02) 1대Quad 2 Input XOR Gate (74LS86) 1

리포트 | 7페이지 | 1,500원 | 등록일 2008.11.15

다운로드 장바구니
VHDL를 활용한 EE ATM 설계하기

EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM ... 는 T-money 충전기능을 추가함으로써, 기존 ATM에 좀 더 편리성을 더하여 차별화를 둘 것이다.2.본론▷합성- 전체 블록 diagram최종적으로 구현한 회로의 블록 다이어 그램

리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11

다운로드 장바구니
실험 7. Decoder & Encoder

: '08. 10. 27과목명: 논리회로실험교수명: 이재진 교수님분 반: 월8.5교시학 번: 200420026 / 200420031성 명: 김승욱 / 김용정실험 7. Decoder ... 012000110110110110카운터에 의해 차례로 0부터 2까지 숫자를 셀 때 디코더의 출력은 각 숫자에 해당하는 값이 ‘0’으로 출력되었다.※ 실험에서는 4 input NAND gate를 사용 ... 를 어떻게 만들어 내는지를 설명하라.그림 7의 회로도를 살펴보면, 출력에 있는 게이트가 4 input NAND gate이다. 이 gate는 입력 4개가 모두 1일 경우에만 0을 출력

리포트 | 8페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
[디스플레이 시스템 실험] LCD의 광학적 특성

로써 물론 gate IC 혹은 data IC는 당연히 장치 되어있다. 이 모듈에 버퍼 보드와 인버터를 연결하여 전원을 입력 하면, LCD가 구동된다.이번 실험에서 주로 측정 ... Display system laboratory 4th experimentOptical characteristics of LCD panel1. 실험 목적LCD panel의 광학 ... 으로 LCD의 구동에 대해 더 잘 알 수 있다.2. 실험 준비물LCD module, Buffer board, Inverter,드라이버, 절연테이프,Digital multimeter

리포트 | 37페이지 | 5,000원 | 등록일 2012.01.01

다운로드 장바구니
[결과보고서] 단상 전파 위상 및 정류 제어

실험 결과보고서1. 실험 제목- 단상 전파 위상 및 정류 제어2. 실험 시 사용된 주요 이론아래 그림은 SCR 2개를 역병렬로 접속한 기본적인 전파 제어 회로이고 출력 전압은 0 ... 의 파형을 +부분으로 전환한 파형이다.3. 실험 결과1. 전파 정류 제어 실험- 회로를 구성하고 VR의 값이 20kΩ일 때 점호각을 구하여라.[ 예상 : 점호각 60도 이후 ... VppVO(점호각 60°) = 37.2Vpp[ 결과 : 부하저항의 위치를 위의 회로와 같이 바꾸었을때 앞의 실험과 같이 정류가 아닌 위상만 제어하는 회로가 구성된다. 이때 결과를 관찰

리포트 | 8페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
Full adder 와 Full subtracter 예비

gate)10) 저항 680Ω 5개11) LED(Light Emitting Diode) 5개12) 스위치 뱅크(5개 스위치) 2개4. 실험 방법각 실험의 회로도에 따라 회로 ... 1. 목적전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.2. 이론전가산기와 전감산기는 3개의 데이터 비트를 더하거나 빼는 논리 블록이다. 합 S와 차 ... D의 논리식은 근본적으로는 Boole 대수에 의하여 간소화할 수는 없으나, 변형할 수는 있다. 한 방법으로 똑같은 EOR 회로를 이용하여로 차로 표시할 수 있다. 캐리와 바로우

리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

다운로드 장바구니
Lab(3) 디바이스 인터페이스 회로 실습

면 TR의 base가 High가 되어 우측 회로가 전위차에 의해 작동한다.· 실험 분석 : 2번 입력이 Low가 되면 1번과 2번 사이에 전위차가 발생하여 opto-isolator ... SensorInterface회로실습[1]학습 목표;a)IC와 전기기계 소자의 인터페이스 회로를 실습하고 이해한다.b)압전 부저, 릴레이, 전구, 소형 DC모터 등 각 소자의 구동 인터페이스 회로를 이해 ... 한다.c)4N25 Opto-isolator, A3144 Hall effect SW의 원리와 구동 인터페이스 회로를 이해한다.d)회로 구성 능력과 센서 및 인터페이스 소자의 응용

리포트 | 18페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
MOSFET 특성 및 증폭기 실험

기초회로실험II 00대학교 정보통신학과조 : 5 조실험일: 2006.4.25제출일 : 2006.5.2조원(학번 및 이름) :1.실험제목MOSFET 특성 및 증폭기 실험2. 실험 ... 회로의 증폭 이득을 실험으로 측정해본다.●실험방법1) n-채널 MOS의 Vt 및 K값 측정 실험1. 그림 (5-7)을 구성하고, 공급 전원 전압가 DVM 값의 차이를 측정한다. 이것 ... 기 실험1. 그림 (5-4)의 회로를 구성하고, VDD=10V로 연결한다. 그리고 입력 신호에 1kHz 정현파 신 호 발생기를 연결한다. 또한 오실로스코프의 수직 입력 단자를 증폭

리포트 | 12페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
RC필터 실험 정리

-----7RC필터1.실험목표RC회로를 이해하고, 전자 장치에 유입되는 원치 않는 노이즈 제거용 필터와 차단주파수의 의미를 이해한다. 이를 위해서 함수발생기와 오실로스코프 등 ... 의 실험 장비 사용법을 습득한다.2.실험내용1)RC회로필터(Filter)는 입력으로부터 어떤 주파수의 허용된 신호는 출력쪽으로 통과시키고, 나머지는 차단하는주파수 선택회로이다. 즉 모든 ... 가 된다. 필터에 의해서 통과되는 것으로 간주되는 주파수 범위를 대역폭(Bandwidth) 이라고 부른다.3.실험장치 및 준비물1)함수발생기2)오실로스코프3)디지털 회로 실험기4

리포트 | 7페이지 | 3,000원 | 등록일 2010.05.24

다운로드 장바구니
CMOS Inverter, Tri-state 설계 예비보고서

계획서3.1 이론부의 ‘MC14007UB’의 Data Sheet를 참고하여, 핀 배열, CMOS gate로 회로를 구성할 때의 유의점 등을 설명하여라.1PMOS(B)의 Drain ... 단자6PMOS(A)와 NMOS(A)의Gate 단자9NMOS(C)의 Source 단자7Vss8NMOS(A)의 Drain 단자□ CMOS gate로 회로를 구성할 때의 유의점? 위 ... 설계실습 계획서설계 실습11. CMOS Inverter, Tri-state 설계(송상헌 교수)1. 목적 : digital 회로 설계에 있어서 가장 기본적인 회로인 Inverter

리포트 | 8페이지 | 1,000원 | 등록일 2009.03.18

다운로드 장바구니
FLIP-FLOP의 동작원리를 VHDL로 확인한 예비

-S Latch를 알아야 한다. R-S Latch는 reset과 set을 입력으로 하고 Q와 Q’를 출력으로 하는 회로이다. 이 회로는 NOR gate 혹은 NAND gate로 구현 ... 전자전기컴퓨터설계실험2Postlab ReportMUX & DEMUXIntroductionFlip-Flop의 종류, 동작 특성 등을 알아 보고 VHDL code로 구성하여 실제로 ... trigger0과 1로 이루어진 신호에서 0에서 1로, 혹은 1에서 0으로 변하는 시간 동안 원하는 회로를 동작하게 하는 것을 edge-triggering이라고 한다. 0이면 0

리포트 | 8페이지 | 1,500원 | 등록일 2010.04.25

다운로드 장바구니
전자회로 실험때 사용한 JFET특성 PPT자료

12. JFET 특성실험의 목적 JFET 이란 ? BJT 와 JFET 의 차이 JFET 의 구조 및 동작원리 JFET 특성곡선 참고문헌 목차JFET TR 의 출력 특성 구하기 ... JFET TR 의 드레인 특성 구하기 JFET TR 의 전달특성 구하기 실험의 목적JFET(Junction Field Effect TR) 전류의 운반이 다수캐리어 만으로 이루어짐 ... 현상에 참여 Unipolar 소자 ( 단극성 ) 자유전자 , 정공 중 하나만 전도현상에 참여 단자의 명칭 Base/Emitter/Collector Gate/Source/Drain

리포트 | 12페이지 | 1,000원 | 등록일 2010.06.08

다운로드 장바구니
GS건설

. 한 예로 3학년 집적회로설계 시간에 CMOS Logic Gate를 설계하라는 팀 프로젝트과제를 할 때였습니다. 팀장인 저는 나이어린 후배들과 함께 두 달이라는 시간동안 계획 없이 ... 하는 정도입니다. 어릴 때부터 고장 난 제품을 뜯어보고 각종 회로 판은 제 주변에 항상 있었습니다. 또한 대학에 들어가서 각종 전공수업은 누구보다 열의를 가지고 참여하였으며 특히 설계 ... 를 위한 실험과목에서는 보너스 점수를 받을 만큼 열심히 하였습니다. 이러한 관심으로 원자력발전소에서 정비근무를 해보았으며 저만의 VISION이 생겼습니다. 제가 생각하는 가까운 미래

자기소개서 | 4페이지 | 3,000원 | 등록일 2012.05.25

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 ... 함. [그림 A]의 회로와 출력 값이 일치함을 확인함.[그림 A] 반가산기(AND, OR, NOT Gate)[그림 B]② 전가산기 (FA : Full Adder)1-1. [그림 A

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
TTL-Logic 예비보고서

Logic 실험 -- 조 -소속 :학번 :이름 :담당조교 :◎ 기본 논리게이트(Logic Gate)에 대하여 설명하시오.→ 논리 게이트는 일반적으로 1개 이상의 입력 단자와 하나의 출력 ... 위 자료는 참고용으로 제작된 것이므로 그대로 복사하여 레포트 제출을 삼가 바랍니다.모든 책임은 레포트를 작성한 본인에 있음을 유의하시기 바랍니다.기계공학 기초실험- TTL ... 단자로 구성되는 기본적인 논리회로를 일컫는다.→ 논리 회로를 구성할 때는 불 대수와 진리표, 카르노 도표 등의 방법을 이용하여 논리식을 최소화 하고, 이렇게 최소화된 식을 기본

리포트 | 11페이지 | 1,000원 | 등록일 2011.03.10

다운로드 장바구니
mos (Metal-Oxide-Semiconductor)작동원리 이해

1.실험목적MOS(Metal-Oxide-Semiconductor)소자를 직접 제작하고, 작동원리를 이해한다.2.이론① Oxidation반도체 공정에서 Si 기판 위에 산화제(H2 ... (Passivation)- 유전체로서의 응용 - ILD, IMD- 소자간의 격리 - LOCOS, STI- 열주기 동안 불순물 주입 mask layer- Gate capacitor, MOSFET ... 와 drain은 실리콘 표면에 생성되며 gate의 양쪽에 배치 되게 된다.반도체 영역은 대부분 트랜지스터 역할을 하기 위해 표면이 단결정 실리콘으로 도핑되어 있 다. 산화막은 실리콘

리포트 | 8페이지 | 1,000원 | 등록일 2010.07.07

다운로드 장바구니
RC회로 실험 정리

.실험목표RC회로를 이해하고, 전자 장치에 유입되는 원치 않는 노이즈 제거용 필터와 차단주파수의 의미를 이해한다. 이를 위해서 함수발생기와 오실로스코프 등의 실험 장비 사용법을 습득 ... 한다.2.실험내용1)RC회로필터(Filter)는 입력으로부터 어떤 주파수의 허용된 신호는 출력쪽으로 통과시키고, 나머지는 차단하는주파수 선택회로이다. 즉 모든 주파수 중 선택 ... 반대가 된다. 필터에 의해서 통과되는 것으로 간주되는 주파수범위를 대역폭(Bandwidth) 이라고 부른다.3.실험장치 및 준비물1)함수발생기2)오실로스코프3)디지털 회로 실험기4

리포트 | 8페이지 | 2,000원 | 등록일 2010.05.24

다운로드 장바구니
실험2예비[1].CMOS회로의.전기적특성나중

하나의 신호가 High가 되면 출력은 Low가 되는 NOR Gate로 동작한다.실험에서 사용하는 Philips 74HC04N의 데이터시트의 값을 이용하여 HC-CMOS logic ... 1. 목 적74 HC(High-Speed CMOS Logic Family)의 전기적 특성을 이해한다.Logic Level의 의미와 Noise Margin을 실험을 통해 확인 ... 과 CMBIC 2. 출력 파형VILmin = 900.092㎷, VIHmin = 3.15 VSchmitt-Trigger Inverters회로 SEQ 회로 \* ARABIC 2

리포트 | 10페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
TFT의 동작원리

형 트랜지스터보다 고밀도 집적에 적절해서 현대의 집적 회로에 주류가 되고 있으며, 논리 회로 소자의 집적 회로 외에 아날로그 스위치/전자 볼륨에도 응용된다. 극초단파이상 ... 상태：Vds < Vgs ? Vt포화 상태：Vds > Vgs ? Vt브레이크 다운： Vds > BVBV：브레이크 다운 전압각각에서 드레인 전류(이하 Id)는 아래와 같이 이론식(실험식 ... )소신호 특성은 등가 회로에 규정된 각 파라미터가 아래와 같은 이론식이 요구되고 있다.Cgs = Cgsi + CgsovCgd = Cgdi + CgdovCsb = Csbi

리포트 | 6페이지 | 1,000원 | 등록일 2010.10.11

다운로드 장바구니

이전10개 76 77 78 79 808182 83 84 85 다음10개

파워링크

신청하기