"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,621-1,640 / 2,110건

디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2-1. 드 모르간의 정리논리식을 간략화 하는데 간단히 사용할 수 있는 것.논리곱 ... 는 방법과 카르노맵을 만들 수 있었습니다. 그리고 디지털 멀티 메터의 설명과 사용법 그리고기기 안의 회로도 구성을 알아 보고, 어떻게 동작 하는지 공부 하였습니다.^^ 이상입니다.디지털회로실험 ... 제 4장 De Morgan 정리와 Boolean Algebra1. 실험 목적 및 기본 개념실험 목적: 드 모르간 정리와 부울함수를 드 모르간 정리를 이용하여 간략화하는 것을 실험

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
JFET의 특성

실험 #6 결과 보고서1. 실험 제목JFET의 특성2. 실험 목적? 드레인 전류 Id에 관한 드레인-소스 사이의 전압 Vds의 영향을 결정한다.? Id에 관한 게이트-소스 사이 ... . 실험 장비 및 재료? 전원 : 가변 dc 전원(2개)? 계측기 : 전류계, 멀티미터? 반도체 : 2SK30A (n channel JFET)? 저항 : 1/4100Ω, 1㏀ 1%, 3 ... .3㏀, 9.0㏀ 1%, 10㏀, 1MΩ? 커패시터 : 10uF 25V? 기타 : ON/OFF DIP 스위치 (2개)4. 실험절차 및 결과 분석[mA][V][v]0-0.25-0.5

리포트 | 11페이지 | 1,500원 | 등록일 2010.04.17 | 수정일 2014.05.28

다운로드 장바구니
[결과보고서] SCR 특성 및 반파 정류제어

실험 결과보고서1. 실험 제목- SCR 특성 및 반파 정류제어2. 실험 시 사용된 주요 이론- 사이리스터(thyristor)란?사이리스터란 p-n-p-n접합의 4층 구조 반도체 ... 에서 A, K, G는 각각 애노드(anode), 캐소드(cathode), 게이트(gate)를 나타내고, 전류는 항상 애노드에서 캐소드로 흐른다.2. GTO 사이리스터 (Gate-Turn ... +)전류그림이며, 두 번째 그림는 SCR의 동작 과정을 이해하기 쉽도록 2개의 트랜지스터에 의한 등가 회로이다. 그림 5-3은 기본 동작 파형을 나타낸다.특성곡선에서 SCR은룰 많이

리포트 | 12페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
위상 제어 루프

: uA741 OP amp 3개74HC04 inverter 1개74HC86 XOR gate 1개3. 설계 실습 계획서(1) 실험에 사용될 IC의 Datasheet를 참조 ... 설계실습 7. 위상 제어 루프1. 목적 : 위상 제어 루프 회로의 이론을 학습하고 간단한 위상 제어 루프 회로를 구성하여 주파수 동기화 (Phase Locking) 원리를 이해 ... 한다.2. 실험준비물DMM, Power SupplyOscilloscopeFunction generator탄소저항 : 100Ω 5% 1/2W 3개1kΩ 5% 1/2W 2개5kΩ 5

리포트 | 9페이지 | 1,000원 | 등록일 2010.03.12

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

실험3 예비보고서① BCD 입력에 대한 9의 보수 생성기의 진리표를 작성하시오. 이 회로의 입출력 및 동작은 다음과 같다.A. 입력: 4 자리 BCD codeB. 출력:i. 입력 ... view를 이용해 얻은 것이다.실험3 결과보고서?설계된 회로의 동작 및 설계 방법에 대하여 검토하고 토의 사항을 기술하시오.input (BCD 9의 보수)output (7-segment ... 으로 나올 경우 error 출력에 LED를 연결하여 불이 켜져 확인할 수 있게 했다이 회로도 역시 직접 IC를 사용하여 설계할 때 필요하여 실험도중에 캐소드 식으로 바꾼 진리표를 사용

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... 게이트들을 어떻게 연결하여야 하는가? 단, 최소 개수의 NAND 게이트를 사용할 것.(※한글 문서로 게이트의 그림을 그리지 못해 자필로 그린 후 스캔합니다.)⑴AND Gate의 기능 ... ABOut000010100111①②③⑵OR Gate의 기능ABOut000101011111①②③(3) 2입력 NOR 게이트들만 가지고 있다고 할 때, 앞 2번을 반복하라.⑴AND

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트

논리 회로 실험(예비 레포트)학과학번이름(0) 실험 제목◆ AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트(1) 실험 목적◆ AND, OR, NOT ... ), 74LS02(Quad 2 Input NOR GATE), 74LS86(Quad 2 Input EOR GATE)(3) 관련이론◆ 디지털 IC의 구조5V게이트란 주 회로로 보내 ... 의 진리표(4) 실험 방법? 실험 책의 각각의 그림을 보고 각 회로를 완성한다.(이때 각 소자의 전원은 꺼진 상태여야 한다.)① 전원을 켜고 입력을 조작하여 각각의 입력조건에 따른

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.17

다운로드 장바구니
논리회로실험 복호기와 부호기(Decoder & Encoder)

실험 7. 복호기와 부호기(Decoder & Encoder)Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해실험하고 그 동작 ... 는장치가 필요하다. 2진수 코드로 되어있는 것을 10진수로 나타내거나 여러개의출력 중에서 입력보드에 대응하여 1개만 출력하는 회로를 해독기 또는 디코더라고 하고 이와 반대로 10 ... 진수를 2진수 코드로 바꾸거나 입력 단자에 나타낸 정보를2진 코드화하여 출력시키는 회로를 부호기 또는 인코더라 한다.(1) 복호기(Decoder)⇒ 복호기는 일반적으로 n-bit

리포트 | 6페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
설계실습 9. 래치와 플립플롭 예비

설계실습 9. 래치와 플립플롭1. 목 적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실험 준비물- 직류전원 ... 장치 1대- 오실로스코프 1대- Function Generator 1대- Bread Board 1대- Quad 2 Input NAND Gate (74LS00) 6개- Hex ... 와 같은 글리치 현상이 생긴다.(2) TTL 74LS73 JK 플립플롭, 74S74 D 플립플롭에 관해 회로를 조사하고, setup 및 hold 시간와에 대해 자료 값을 조사하고 그

리포트 | 4페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
[예비]4-bit Adder 회로 설계

설계실습 10. 4-bit Adder 회로 설계1. 목적조합논리회로의 설계 방법을 이해하고, 조합논리 회로의 한 예로 가산기 회로를 설계한다.2. 실험준비물직류전원장치 1대멀티 ... ) 로직 회로를 설계하여라.(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.(5) 4-비트 가산기 회로를 위의 전가산기 회로를 이용해 설계 ... 미터 또는 오실로스코프 1대Bread board 1대저항 (330Ω) 10개Hex Inverter (74LS04) 4개Quad 2 input NAND gate (74LS00) 5개

리포트 | 3페이지 | 1,500원 | 등록일 2008.11.16

다운로드 장바구니
7-segment를 이용한 게임만들기 계획서

을 사용할 수 있다)논리회로실험 시간에 배운 IC를 사용한다.가능한 한 최소화해서 일부 IC를 사용한다.수업시간에 배운 내용을 반영해야 한다.3 - 11 ... / 목표디지털 논리장치의 기초적인 처리를 이해한다.2 - 117-segment와 74LS47을 이용하여 디지털 논리회로를 구현한다.디지털 논리회로를 이용하여 간단한 게임을 구현 ... 한인석20721779 허유현팀 구성원의 역할이완상 : 물품 구매 및 회로 구현한인석 : 회로설계 및 구현허유현 : 발표자료(PPT) 및 Report 작성, 회로설계7 - 11설계

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.29

다운로드 장바구니
DeMorgan의 정리 예비레포트

※실험 목적(1) DeMorgan의 정리를 실험적으로 증명한다.(2) DeMorgan의 정리를 이용하여 Boole 함수를 변경하고 논리 회로를 간소화 하는 능력을 기른다.※이 론 ... 4-input NAND gate)(6) 저항 : 5.6㏀※실험 방법본 실험에서 사용하는 모든 IC는 핀 14에 +5V를 연결하고, 핀 7은 0V를 연결 시켜라. 전압 측정 ... 논리 회로를 다이어그램 대로 구성하는 것이 때때로 부적당할 때가 있다. 예를 들면 실제로 사용하려는 소자는 AND/NAND 게이트인데 논리 방정식은 OR/NOR 게이트로 이루어지

리포트 | 6페이지 | 1,000원 | 등록일 2008.10.07

다운로드 장바구니
[전기전자기초실험] Battery Tester and Charging 회로 실험 예비보고서

학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년▷ Economical battery tester 회로* 전지 테스터 회로전지 테스터 회로DC sweep, R4 ... 에는 LED이 켜지고, 완전히 충전이 되면 LED은 꺼지고, LED가 켜진다.2) SCR의 특성을 파악하여 회로에 적용?SCR은 Diode에 Gate를 붙인 것으로 Gate node ... 수 있다.② Economical battery tester의 사용부품 조사, 회로시스템 분석1) Capacitor의 용량에 따른 회로시스템의 성능 설명?Capacitor는 배터리

리포트 | 5페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
전자회로 플립플롭(flip - flop)

’를 출력으로 하는 회로이다. 이 회로는 NOR gate 혹은 NAND gate로 구현할 수 있다. R-S Latch는 우선 set과 reset의 신호가 서로 다른 경우, 예를 들 ... 전자전기컴퓨터설계실험2Postlab ReportF/F and S-P conversion제출일자학 과담 당 교 수담 당 조 교조원학 번이 름IntroductionFlip-Flop ... 회로를 동작하게 하는 것을 edge-triggering이라고 한다. 0이면 0으로, 1이면 1로 신호가 계속 유지되는 시간 동안 원하는 회로를 동작하게 하는 것을 level

리포트 | 15페이지 | 1,500원 | 등록일 2010.04.25

다운로드 장바구니
DeMorgan`s Theorem

실험 2. DeMorgan's Theorem1. 실험 목적1. 드모르강법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다.2. CMOS를 사용하여 논리회로를 구성 ... ollector74HC00 dual 4-input NAND gate5.6-kΩ 10% composition resister4. 실험절차이 실험에서 모든 IC들에 대하여 14번 핀에 Vcc ... .521100.160.164.770.160.161114.784.764.74.654.615. 실험 고찰1. 회로 1에서, 변수 A와 B를 사용하여 U,V,W,X,Y,Z에 대한 부

리포트 | 7페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
전자회로실험) mosfet current source 예비레포트

◎ 실험목적MOSFET의 동작특성에 대한 이해를 바탕으로 한 Current Source의 설계를 이해한다.◎ 실험이론Independent Current Source는 회로 설계 ... 에 있어서 기초적인 설계 블록 중 하나이다. 이번 Chapter에서는 그림1과 2에서의 FET를 기초로 한 두가지 타입의 Current Source의 동작에 중점을 둔다.이 회로 ... 들은 Load에 흐르는 전류가 Load의 크기에 의하여 영향 받지 않고 Reference와 Load MOSFET의 Gate-Source간의 전압 차에 의해서만 결정되도록 설계

리포트 | 5페이지 | 1,000원 | 등록일 2008.11.26

다운로드 장바구니
CMOS 와 TTL NAND/NOR 게이트 정의와 동작(결과)

3-5의 회로를 구성하여 실험한다. 그림 3-5의 가변 저항을 0V에 맞추고, 핀 3의 출력전압을 지금 얻은 값의 약 1/2가 되도록 가변저항기를 조절한다. pin 1의 입력전압 ... 도록 입력전압 분배기를 가변 하면서 데이터 측정을 완성하시오. 74LS04의 실험이 종료되면 74HC04로 그림 3-5의 회로를 구성하여 위의 과정을 반복하여 실험하고 표 3-4-2 ... 기호를 그리시오. 부울 변수처럼 핀 번호를 사용하여 회로에 대한 부울대수 식을 쓰시오.- 회로에 대한 부울 대수 식을 찾기 이전에 실험 값을 통한 카르노맵으로 도식화120 (1

리포트 | 5페이지 | 1,000원 | 등록일 2010.07.27

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

'CK11JKQDQ'CK11(8) NAND gate를 사용하여 Count-Up과 Count-Down할 수 있는 회로를 설계하라.문제에 정확한 조건이 없어서 2단 2진 리플 up ... 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)Ⅰ. 목 적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템 ... 의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령

리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
[예비,결과] 부울대수와 wired의 AND,OR

다 그러므로 이 회로는 A, B모두 low일 때만 출력이 low인 OR게이트 출력함수를 이룬다.3. 실험방법가. 기기 및 부품- 74LS08(Quad 2Input AND Gate) ... 1. 실험목적가. 부울대수 법칙과 항등식을 이해하고 이의 응용과 논리회로의 간소화 방법을 익힌다.나. Open Collector 출력방식에 의한 “Wired" AND와 OR ... - 74LS04(Hex Inverter)- 74LS32(Quad 2Input OR Gate)- 74LS05- 74LS01- LED- 저항 330나. 실험순서a. 부울대수 법칙과 항등식

리포트 | 15페이지 | 1,000원 | 등록일 2009.05.31

다운로드 장바구니
전자회로실험12결과-JFET의 소신호 증폭회로

Report 실험 결과12. JFET의 소신호 증폭 회로실험결과표 12-1신 호 파 형V(P-P)입 력 전 압225mV출 력 전 압1019mV전압 이득 Av=1019/225=4 ... = 680Ω인 경우, Av = 148.4/19380 = 0.0076CG Gate 증폭기의 전압이득로의 크기가 커질수록 전압 이득 또한 커짐을 예상할 수 있었다.고 찰(가) CS 증폭 ... 기(1) FET 소스 공통 증폭기에서 부하 저항의 변화가 전압 이득 및 출력 파형에 미치는 효과를 기술하여라.- 부하 저항은 사실로 드레인 단자와 접지 사이에 연결된 저항인데 실험

리포트 | 6페이지 | 1,000원 | 등록일 2011.11.15

다운로드 장바구니

이전10개 77 78 79 80 818283 84 85 86 다음10개

파워링크

신청하기