"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,461-1,480 / 2,110건

전자회로실험_설계2 결과

은 Two-stage CMOS OP-MP를 설계하고 회로의 특성과 closed-loop, open-loop 증폭단 특성을 확인하는 실험이었다. 다만 실험3번 open-loop ... gain 실험은 실험장비로 측정이 불가하여 생략하였다. 실험을 하면서 회로 구성을 하는 데에 많은 시간이 걸렸다. 평소에 사용하던 단순한 MOSFET이 아니라 이들을 한데 묶어 놓 ... 은 CD4007 소자를 사용했고 그걸 3개씩 썼기 때문에 이런 IC를 가지고 실험을 하는데 있어서 IC 소자의 구성을 이해하고, 이를 회로도에 알맞게 결선하는 데에 시간을 많이 소비

리포트 | 8페이지 | 2,500원 | 등록일 2012.07.13

다운로드 장바구니
MOS 소자 형성 및 C-V특성 평가

MOS 소자 형성 및 C-V특성 평가1. 실험목적MOS(Metal-Oxide-Semiconductor)소자를 직접 제작하고, 작동원리를 이해한다.2. 이론적 배경MOS소자란 ... Capacitance를 측정하는 것이 실험의 중요한 목적이다.MetalOxide(A) (C) (B)Semiconductor(Si)(a) : source (b) : drainMOS ... 는 반도체 기억소자로 집적도를 높일수 있는 특징이 있어 대규모 직접회로에 많이 쓰인다. MOS 소자는 메모리의 최소단위를 가지며 1bit이다. 이 용량을 늘림으로써 유용하게 사용될 수 있

리포트 | 7페이지 | 1,500원 | 등록일 2011.12.20

다운로드 장바구니
Stopwatch 설계

과 원하는 회로를 설계할 수 있는 능력을 배양한다. 2. 실험준비물 직류전원장치 1대 멀티미터 또는 오실로스코프 ... 1. 목적 stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 datasheet를 읽고 분석하는 능력 ... NAND Gate (74LS00) 2개 Quad 2 Input NOR Gate (74LS02) 2개 Quad 2 Input AND gate (74LS08

리포트 | 6페이지 | 1,000원 | 등록일 2010.03.12

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성

< 예비보고서 : 실험 2. CMOS 회로의 전기적 특성 >< 목 적 >High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 ... 동작을 확인한다.< 질문사항 >(1) CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND 게이트와 NOR 게이트의 회로도를 그려 보시오.CMOS ... 어 출력전압이 0.0V가 된다.(2) 실험에서 사용하는 Philips 74HC04N의 데이터시트의 값을 이용하여 HC-CMOS logic family의 Logic level을 그리

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
아주대논리회로실험 9장 RAM 결과(문답+빵판+고찰)

이 정해지는데 이것을 읽어 들이는 메모리 동작을 확인하는 실험이다. 우선 회로에서 74HC03 게이트는 오픈 드레인이기 때문에 풀업 저항을 달지 않으면 두 입력이 High일때 결과 ... 이 우리가 저장하고 기억하고 있는 정보이므로 실험에서 OUT1보다는 OUT0을 중심으로 실험하였다. 첫 단의 OUT1 값은 03번 NAND GATE의 3번 출력이 OUT1이고 아랫 ... WR1=1OE0=0 OE1=1 In0=X In=1 WR0=1 WR1=0OE0=0 OE1=1 In0=X In=1 WR0=0 WR1=1첫 번째 실험은 R-S F/F을 이용한 2-bit

리포트 | 5페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
결과보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

다고 가정하였음.이렇게 될 경우 000→001→010→011→100→101→110→111→000→... 이 됨을 확인 할 수 있다. 실제 실험에서 주기가 1인 사각 펄스를 디자인 한 회로 ... 던 아날로그 실험과는 다를 거라는 생각에 막연히 회로구성은 아날로그 실험보다는 쉽겠지 라는 생각으로 첫 실험을 임했다. 늘 필요하던 capacitor, inductor, resister 대신. ... function and check the operation위에 각각의 output을를 이용하여 아래와 같이 Gate 와 inverter를 이용하여 만들면 다음과 같은 결과가 나온다

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
실험8결과[1].RAM

\* ARABIC 1. 2-Bit RAM- 이 실험은 R-S Latch와 Gate들을 조합하여 2bit Ram을 구성해 Ram의 동작에 대해 논리회로 적으로 분석하여 세부적인 동작을 확인 ... 1. 실험 결과2-bit RAM그림 SEQ 그림 \* ARABIC 1. 2-bit Random-Access MemoryWrite(WR pin)Input 0Input 1Read ... 하는 실험이었다. 입력 핀은 2개씩 짝을 지어 3쌍, 총 6개로 이루어져있고 출력 핀은 2개로 이루어져 있다.- 입력핀 각각의 용도를 살펴보면 먼저 IN0과 IN1은 저장할 R-S

리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
기계공학기초실험 TTl-Logic 실험 예비보고서

1.기본 논리 게이트(Logic Gate) 에 대해 설명 하시오.① 논리 게이트란?디지털 시스템의 회로를 구성하는 가장 기본적인 요소는 0과 1로 대변되는 논리대수에의한 연산 ... 을 집적회로 형태로 구현한 논리 게이트(logic gate)이다. 이 회로는 복잡한 논리를 간결하고 정확하게 표현할 수 있어 컴퓨터 등에 이용된다. 이러한 논리대수의 기본이 되 ... 의 출력단에 연결할 수 있는 팬-아웃의 수를 증가시키거나 회로의 신호가 약할 때 이를원래의 신호로 되돌리고자 사용한다.2. 계측 장비 ( Osciloscope, Function

리포트 | 8페이지 | 1,000원 | 등록일 2012.01.10

다운로드 장바구니
cascode_결과 보고서

합니다.2. 기초 이론1단 전압이득() => 2단 전압이득()common-source + common-gate이득은 두 회로의 전압이득의 곱3. 실험 과정DC 해석을 통해 Vds ... 4: 20~25k R3 : 20~40k그리고 AC sweep을 통하여 이 회로의 주파수 특성을 확인합니다.4. 실험 결과5. 관찰 및 고찰Cascode회로의 DC와 AC해석을 하 ... 결과보고서_ Cascode Amp1. 실험 목적Cascode구조의 증폭기를 이해하고, 2단 증폭 시키고 Pspice를 이용해시뮬레이션을 실행하고 저항값에 따른 증폭정도를 분석

리포트 | 2페이지 | 1,000원 | 등록일 2010.09.14

다운로드 장바구니
11장결과레포트

)에서도 이것을 반복하여라.- MC14007UB 의 data sheet를 참고하면, 11.1(a) 의 경우, gate 는 6번, drain 은 14번, source 는 13번 ... 에 연결한다.일 때,로 측정되었고일 때,로 측정되었다.- 11.2(b) 의 경우 gate 의 6번과 drain 의 13번을 연결한다. source 단자는 14번에 연결한다.일 떄 ... ,로 측정되었고,일 떄,로 측정되었다.3.2 그림 11.2 CMOS Inverter 회로를 구성하고, 입력에 0V에서 5V까지 DC 전압을 서서히 증가시켜(구간간격 : 0.5V, 2~3V

리포트 | 8페이지 | 1,000원 | 등록일 2011.03.13

다운로드 장바구니
논리 gate (Flip-Flop) 프리젠테이션

응용 전자회로 실험 (논리 gate)6조실험 목적각 논리 gate의 표시를 이해하고 특성을 이해한다. 예상 진리표를 작성해보고 실험을 통해 예상 진리표가 맞는지 확인해 본다 ... 에 대하여 논리곱과 동일한 결과를 출력하는 회로이다. Y = A * BAND gate 실험1)다음 회로를 결선하여라. 2)두 스위치를 바꾸어 가면서 각 경우의 출력을 확인 ... 고, 모두 0 이면 결과가 0 이 된다. Y = A + B OR gate란?OR gate 실험1)다음 회로를 결선하여라. 2)두 스위치를 바꾸어 가면서 각 경우의 출력을 확인

리포트 | 59페이지 | 5,000원 | 등록일 2009.06.21

다운로드 장바구니
EXCLUSIVE OR GATE

EXCLUSIVE OR GATE 개념,디지털 소자 및 회로실험배타적 OR 게이트 (XOR)는 OR 게이트를 수정한 것으로, 입력의 하나가 HIGH이면 출력은 HIGH이나 두 입력 ... 실험에서는 AND,OR,NOT,NAND그리고 집적화된 XOR게이트를 사용하 여 XOR 함수를 구현한다.Ⅱ. 이론- EXCLUSIVE OR GATE 의 입출력 관계는 위에서 언급 ... 한대로 하나의 입력이 1이면 출력은 1 이지만 두 개의 입력이 모두 1,1 이거나 0,0이면 출력은 0이 되는 회로를 말한다.■EXCLUSIVE OR GATE를 진리표XOR GATE

리포트 | 6페이지 | 1,000원 | 등록일 2009.11.01

다운로드 장바구니
아주대 논리회로실험 예비4-멀티플렉서와 디멀티플렉서

)의 원리를 이해하고 실험을 통해 동작을 확인한다.2. 이론(1) 멀티플렉서(Multiplexer)복수개의 입력선으로부터 필요한 데이터를 선택하여 하나의 출력선으로 내보내는 회로이다. 예 ... 티 플렉서의 가장 큰 주안점은 select 신호에 있다. 입력에 여러 신호가 있더라도 select 신호가 선택하는 데이터만이 출력으로 나가게 된다. AND gate로 회로를 구성 ... 지만. Active low를 사용함으로써 얻는 이점이다.3. 예비보고서(1) 다음 회로도의 AND gate, OR gate와 Inverter를 결선하여 2x1 Mux를 설계해 보

리포트 | 5페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
1-bit Full Adder and 8-bit carry select Adder Design

ry select adder를 만드는 실험이었다. 우선 대략적인 회로의 설계 모습을 본다면 다음과 같다.위의 실험에서 4개의 FA가 1개의 4 bit binary ripple ... Gate 2개, OR Gate 1개를 포함하는 연산장치이다. 위의 회로를 schematic File에 표현하면 다음 그림과 같다.위의 그림에서 B3과 A2는 항상 0과 연결되어있고, A ... 었다. 이번 실험에서의 연산 Delay는 약 7.0~10.0ns로 확인되었다. 이는 총 2개의 4 Bit binary ripple carry adder와 2개의 AND Gate, 1개

리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
실험 1. BASIC GATES

예비보고서실험 1. BASIC GATES[예비 보고서]과 목 명논리회로 실험담당 교수담당 조교소 속학 번이 름Ⅰ. 목 적기본적인 각 logic gate(AND, OR, NOT ... NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.Ⅱ. 문제 ... 풀이① 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND,NOR gate를 실험하려 한다. 각각의 logic diagram을 그려라.(1) 3

리포트 | 6페이지 | 1,000원 | 등록일 2009.09.29

다운로드 장바구니
실험 5. 래치와 플립플롭 예비보고서

실험 5. 래치와 플립플롭예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.1. 래치란?순차회로는 현재의 입력 ... 이 된다. 물론 NAND 게이트로 구성된 래치회로에서는 입력 S와 R을 동시에 0으로 인가해서는 안 된다.4. 입력 S=0, R=0 일 경우피드백 값이 무엇이던 NAND gate ... 뿐만 아니라 회로 내부에 기억된 상태 (과거의 입력에 의해 결정됨)에 따라 출력이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
다이오드를 이용한 반파정류 실험

= 2.334mA이다.(f)회로를 구성하고 전압을 인가한 결과 파워서플라이에서 +1V전압원의 전압이 1.9V로 올라가게 되었다. 우리는 이전에 했었던 실험이 생각났다. 파워서플라이 ... 있었다.실험 7-3☞ (a)회로는,모두 도통이고, (b)회로는은 도통이고는 도통이 아니다. Osciloscope를 이용해서 다이오드의 Anode, Cathode의 전압 파형을 관찰 ... Diode는 저항이 0이므로 걸리는 전압도 0이지만 Real Diode에서는 0.6~0.7V의 전압 강하가 이루어진다.1. 실험 목적다이오드에 대한 이론을 학습하고 이상적인 다이오드

리포트 | 7페이지 | 1,000원 | 등록일 2012.06.10

다운로드 장바구니
TTL을 이용한 Full Adder Design

이번 실험에서는 TTL을 가지고, Full Adder를 Design 하였다. 그리고 이 회로를 Power Supply와 Oscilloscope 에 연결하여 그때의 결과 값이 알맞 ... Table을 비교하면 일치함을 확인할 수 있다.2. 실험 결과 및 분석이번 실험에서는 TTL을 이용하여 Full Adder 회로를 구현하였다. 이 회로의 진리표를 그리고, 진리표 ... 에 연결하여 회로를 구성하고, 전압을 확인하여 진리표와 일치함을 확인하였다. 이 실험을 통하여 TTL을 이용하여 회로를 구성하는 방법을 익혔다.

리포트 | 3페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
led전광판 자료조사

제작용으로 인기가 높다. FPGA는 일단 설계가 확정되면, 성능을 더 높이기 위해 영구 전자회로를 가진 칩들로 생산된다.FPGA(Field Programmable Gate Array ... 1. FPGA와 PLD의 차이점은 무었입니까?FPGA(Field Programmable Gate Array)는 PLD(Programmable Logic Device)의 한 종류 ... 입니다모두 회로(디지털)를 프로그램할 수 있다는 특징이 있죠.PLD는 초창기 간단한 로직을 프로그램 할수 있는 PAL, GAL로 시작하여 오늘날 수천만게이트를 구현할 수 있는 대형

리포트 | 3페이지 | 2,500원 | 등록일 2011.11.20

다운로드 장바구니
11장예비레포트

실습 계획서3.1 이론부의 ‘MC14007UB' 의 Data Sheet를 참고하여, 핀배열, CMOS gate로 회로를 구성할 때의 유의점 등을 설명하여라.- MC14007UB ... 의 핀수는 총 14개로, 실험에 쓰이는 회로에서는 총 6개의 핀을 사용하게된다.6번이이고, 13번이, 8번이이며, 7번이, 14번이, 12번이가 된다.- 두 개의 Op-Amp 를 사용 ... 하는 만큼 높은 전압이 걸릴 수가 있으므로, 이점에 유의를 하여 설계를 하도록 한다.3.2 그림 11.1의 회로에서를 구하는 방법을 설명하여라.? NMOS 의 경우,,PMOS

리포트 | 5페이지 | 1,000원 | 등록일 2011.03.13

다운로드 장바구니

이전10개 69 70 71 72 737475 76 77 78 다음10개

파워링크

신청하기