"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 1,221-1,240 / 2,110건

공통 소스 증폭기 예비

곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서 공부하고, 실험을 통하여 동작을 확인 ... 9.1 실험 개요 이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증포기는 게이트가 입력 단자 ... , 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어서 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성

리포트 | 9페이지 | 2,500원 | 등록일 2014.06.10 | 수정일 2022.11.04

다운로드 장바구니
실험5 예비보고서

로(Combination circuit)에 대하여 공부하였다. 이번 실험에서는 플립플롭과 게이트를 서로 연결한 순차회로(Sequential circuit)에 대해 필요한 기본적인 소자 ... 한다.② NAND GATE를 이용한 R-S LatchNAND 게이트로 구성된 래치 회로의 동작은 NOR 게이트로 구성된 래치 회로의 동작 분석 과정과 유사하다. 먼저 회로에서 SR=11 ... 에 1을 인가해 주면 된다.3. 예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.NAND를 이용한 쿨럭화 되지 않

리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
전자회로실험11 MOSFET CS, CG, CD 증폭기 예비보고서

예비보고서실험11. MOSFET CS, CG, CD 증폭기20080653212조권태영1. 실험 목적- MOSFET은 BJT와 마찬가지로 3개의 단자 Gate, Source ... 을 바탕으로 각 증폭기의 구조와 동작원리를 이해하도록 한다.2. 실험 이론2.1. CS AmplifierCS amplifier는 과 같이 입력 ac 전압을 MOS의 gate에 연결 ... /이므로 따라서가 됨을 알 수 있습니다. ()2) CG(Common-Gate) Amplifier 공통 게이트 증폭기 회로도(1) 그림을 소신호 등가회로(small-signal

리포트 | 11페이지 | 1,000원 | 등록일 2012.06.24

다운로드 장바구니
예비 가산기 & 감산기

1. 실험목적- Logic gate 를 이용해서 가산기(adder) 와 감산기 (subtracter)를 구성한다.- 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 ... 하여 단수를 줄이는 방법이 자주 행해진다. 이 자리올림수 신호를 다른 논리회로로 생성하는 방법을 자리올림수 예측 (carry look ahead)라고 부른다.3. 실험부품: 전압 공급 ... . 5.0V ]IC specificaton4. 실험과정 및 예상 결과실험1) 반가산기(Half Adder)1) 다음과 같은 회로를 구성한다.2) 입력1(5V) 또는 0(GND)의 값

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
multiplexer & demultiplexer 예비보고서

7428로 들어가게 되 있어서 선택입력의 값에 따라서 입력 데이터 D0~D3 값이 출력될 것이다.(3),(4)위에서 logic gate를 이용한 4x1 Multiplex의 실험 ... 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하나로 내보내는 회로이다. ( Demultiplexer Multiplexer )사용 gate는 3-Input AND인 ... 7411과 NOT 7404이고 선택입력 S0와 S1의 2자리의 2진 코드가 가리키는 번호의 출력에 D의 논리값이 출력되는 회로이다. 만약, D='0'이면 출력단의 4개의 AND gate

리포트 | 11페이지 | 1,500원 | 등록일 2012.03.08

다운로드 장바구니
실험 7예비 MOSFET 기본 특성

전자회로실험1 예비보고서실험 7. MOSFET 기본 특성 1실험 목적역전압이 인가된 PN 접합과 MOSFET의 게이트 캐패시턴스를 측정하는 것을 목표로 한다. 이들 캐패시턴스 ... - n형 기판 위에 p형 소스 및 드레인CMOS- pMOS 및 nMOS 모두를 갖음, 기판은 p형 또는 n형 둘중 하나RC직렬회로의 응답이번 실험처럼 사각파 입력이 들어왔을때V(t ... 는 관계없고 주기가 증가해서 예비실험보다 피크치까지 충방전 될 시간이 길다.2) 역전압이 인가된 PN 다이오드의 캐패시턴스 측정회로를 과 같이 구성한다. CH1, CH2는 각각 V

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험2 논리프로브 구성

실험목표7404 인버터를 사용한 간단한 논리 프로브(logic probe) 구성.구성된 논리 프로브를 사용하여 회로 테스트.디지털 멀티미터와 오실로스코프를 사용하여 논리 레벨 ... 에서와 같이 상단의 파인 홈이나 1번 핀 바로 옆의 원으로부터 시작하여 반시계 방향으로 번호가 매겨진다.그림 2-4 이번 실험에서의 회로는 간단한 논리 프로브이다. 논리 프로브는 회로 ... 에서 HIGH와 LOW 논리 레벨의 존재를 검출하는 데 유용하다. 이 실험에서의 논리 프로브는 단지 집적회로의 연결과 논리 프로브의 사용 설명을 위해서 설계된 것이다. 그림 2-4

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
논리예비8 Counter

gate를 이용하여 확인한다.- 3개의 출력이 가능하므로 AND gate를 3개 사용한다.InputOutputBA001000101010001실험 3-1. 7-segment 표시기 ... 실험 8. Counter1. 실험목적- 카운터의 동작 원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해한다.- 카운터를 이용해 디코딩 ... (decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하 고 그 동작원리를 이해한다.2. 실험이론반복해서 일어나는 현상의 수를 셈하는 장치. 현상을 펄스 전압으로 바꾸어 계수

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
아주대 논회실 논리회로실험 실험3 예비보고서

1. 실험 목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산기와 감산기 ... 으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전감산기 ... 은 이진수의 덧셈과 뺄셈을 논리회로로 구성하여 동작을 확인하는 실험이다.반가산기와 반감산기는 두 개의 입력을 받아 두 개의 출력을 내고 전가산기와 전감산기는 세 개의 입력을 받

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[예비]실험2. CMOS 회로의 전기적 특성

2. CMOS 회로의 전기적 특성?실험목적1. CMOS 회로의 전기적 특성을 이해한다.?실험이론? Logic levels & DC noise margins(논리 소자의 logic ... -trigger inverter)④실험과정 및 예상 결과?실험1(Inverter의 입출력 특성 확인)- 회로를 구성하고V _{cc}와V _{IN}를 4.5V로 설정한다. 오실로스코프의 출력 ... 까운 값으로 떨어질 것이고 H에서 L로 갈 때에는 1.6V에서 급격하게 0V에 가까운 값으로 떨어질 것이다.?실험3-1(CMOS의 DC 특성 확인(R _{n} 계산))- 회로

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
논리결과-5-Decoder & Encoder

+500011040000+500111500000+51000실험 3에서는 십진수의 수 0~5를 excess-3 코드로 바꾸는 실험이다. 위와 같이 회로를 구성한 다음 다이오드에 불이 들어오는 것을 통해 ... , AND 그리고 NAND gate로 이루어진 조합회로의 입출력을 확인해보는 정도이기 때문에 생략하였다.첫 번째 실험은 디코더의 동작을 확인해보는 실험이었다. 디코더는 n개의 입력 ... 로 불이 들어온다. 회로의 구성을 보면 입력에 따라서 특정 AND gate에만 입력이 모두 HIGH가 들어가도록 구성하였기 때문에 입력에 따라서 특정 출력이 나오게 된다. 이것

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.23

다운로드 장바구니
8.H-Bridge, Peltier

의 온도를 변화시킬 수 있다..PT100 센서를 통해 온도를 측정할 수 있다.Peltier의 온도 제어를 할 수 있다.실험결과실험 1 : PWM 회로실험결과분석 : PWM제어 ... 수 있다.실험 2 : H-BridgeLabview 화면실험결과분석 : H-Bridge회로는 위 회로도와 같다. TIP127, TIP122, 2N4401과 저항(330, 4.6k ... 는 방향을 제어 할 수 있다. ’00의 경우에는 Stop이 된다.실험 3 : PWM회로 & H-Bridge실험결과분석 : Op-Amp를 이용한 PWM회로의 출력과 H-Bridge

리포트 | 7페이지 | 1,000원 | 등록일 2013.07.23

다운로드 장바구니
실험 5. 래치와 플립플롭(예비)

,3) D F/F(gate 이용, IC이용)? 실험 4,5) J-K F/F(IC 이용, IC이용)※각 실험 모두 다음과 같은 절차를 시행한다.① 회로도를 구성한다.② 각 스위치 ... 이 16개 있지만 이번 실험 J-K F/F에서는 9, 10, 11, 12 PIN을 쓰도록 한다.5. 예상 결과물? 실험 1) R-S F/FC가 이 회로의 모든 것을 통제한다고 볼 수 있 ... 이 될 것이다.? 실험 2,3) D F/F(gate 이용, IC이용)D Flip-Flop은 클락의 주기적 펄스가 있을 때 rising edge시점에서 약간의 딜레이 후 인풋과 똑같이

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
전 기 설 계 공 학(최종)

전기 설계 공학 전기 설계 공학목 차 실 험 목 표 1 흐 름 도 2 관련이론 3 우리의 아이디어 5 작동원리 및 회로도 6 계획 및 일정 7 설계 부품 4실험목표 시퀀스 제어 ... 회로에 대한 이해 시퀀스회로와 디지털논리회로에 관한 관계 이해 시퀀스 제어회로를 디지털논리회로로 구현 - 퀴즈부저 , 분수대 etc.실험목표 사거리 신호등 4 거리에 있는 4 개 ... 면 출력이 LO(0), 입력이 LO(0) 이면 출력이 HI(1)인 게이트 (GATE ) ② NOR 회로 : 입력중 어느 하나만 HI(1) 이어도 출력이 LO(0) 인 게이트 (GATE

리포트 | 23페이지 | 3,000원 | 등록일 2012.11.01

다운로드 장바구니
E-MOSFETs 예비+결과레포트

transconircuit. ☞ 두 번째 실험에서, 간단한 MOSFET 증폭기를 구성하고 회로의 기본 DC 및 AC를 분석한다.MOSFETs have very high input ... ☞ 부하를 1kOMEGA 으로 바꾸고 단계7을 반복한다.V _{in}= 320mAV _{out}= 1.04VA _{v}= 3.25이 실험은 MOSFET 회로를 구성하고 전류를 측정 ... -MOSFET. ☞ 이 실험에서. BS170 E-MOSFET에 집중한다.In the first part of this exercise, you will plot the

리포트 | 7페이지 | 1,000원 | 등록일 2014.10.24

다운로드 장바구니
브레드보드와 로직박스 사용 및 Pro-VSM을 이용한 회로 시뮬레이션

예비레포트1. 실험 제목 : 브레드보드와 로직박스 사용 및 Pro-VSM을 이용한 회로 시뮬레이션2. 실험 목적- Pro-VSM을 이용해서 미리 회로를 검증하고 분석 및 구현 ... 한다.- 기본 회로를 구현하여 브레드보드와 로직박스의 사용법에 대하여 익힌다.- DeMorgan's Laws을 회로로 구현하여 확인한다.3. 실험 내용2Input-AND, OR ... , NOT gate에 해당하는 칩의 동작을 LED를 통하여 확인하고 진리표와 비교 분석DeMorgan's Laws : (X+Y)' = X'Y' 의 좌, 우변의 회로를 각각 구현하고 LED

리포트 | 2페이지 | 1,000원 | 등록일 2012.03.11

다운로드 장바구니
예비 RAM

1. 실험목적: 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 이 론RAM(Random Access Memory ... (트랜지스터)를 집적한 IC를 이용하여 기억소자로 사용하고 읽을 때 순차적이 아닌 랜덤하게 읽을 수 있기 때문에 읽기 또는 쓰기 속도가 매우 빠르다. 기록과 해독의 두 회로가 있 ... . 실험 준비물: 오실로스코프 또는 전압계, 5V 전압원, LED (4개), 330Ω (2개), 10kΩ (2개)IC 7400(2개), 7403, 7489IC s

리포트 | 4페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
실험6 결과보고서

+5500000+56000000《Parallel In/Serial Out 회로 구성》《Parallel In/Serial Out 회로 구성에 따른 시뮬레이션》실험 처음 CL단자를 접지시켜 모든 ... 의 숫자까지 이다.위 회로에서는 4개의 J-K플리플롭을 통해 4bit를 표현 하였고 클럭신호에 따라 출력이 바뀌도록 설계하였다. 또한 1bit당 3개의 Nand gate가 필요 ... 하다는 것을 알 수 있다. 위 회로는 실험 4의 (1)과 같은 비동기식 카운터이다. 자세한 설명은 예비보고서에 있으므로 생략하도록 한다.(3) 예비과제에서 구한 10진 리플 카운터

리포트 | 9페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험 8. Counter(예비)

, 74HC90, 74HC47, 7 Segment4. 실험 절차● 2단 2진 Counter - 비동기식 Counter (첫 번째 실험)① 회로를 구성한다.? J-K Flip-Flop ... 는 BCD Counter (세 번째 실험)① 회로를 구성한다.? 7490을 이용한 BCD Counter를 통해 0~9까지의 값을 얻음? 스위치를 이용해 2, 3번 핀이 GND에 연결 ... 된 후부터 동작● 7-Segment 표시기를 갖는 BCD Counter (네 번째 실험)① 회로를 구성한다.② 7447을 이용하여 0~9까지의 2진 값을 7-segment에서 0

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험 1. Basic Gates(예비)

실험 1. Basic Gates1. 실험 목적⑴ Logic gates의 이해⑵ Logic 회로 구성 법칙의 이해①Boolean equation의 이해②De Morgan의 법칙 ... 논리함수들을 이용하여 구현한다.이들 NOT, AND, OR 함수와 다른 간단한 함수들은 게이트(gate)라 불리는 회로에 의해 표현된다. 게이트는 하나 이상의 신호를 입력 ... 으로 받아들여서 기본 논리함수에 따르는 논리출력을 내보내는 회로를 말한다. 이들 게이트들의 기능 표현은 논리기호, 진리표 그리고 부울식, 그리고 타이밍도와 같은 네 가지 방법으로 나타낸다.

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니

이전10개 57 58 59 60 616263 64 65 66 다음10개

파워링크

신청하기