"systemverilog 실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

우선순위인코더 디지털시스템설계 FPGA 전전설2 디지털논리설계 하이닉스 설계 시립대 논리회로 Carry look ahead 7 세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"systemverilog 실습" 검색결과 61-80 / 114건

카이스트 한국과학기술원 KAIST <반도체시스템공학과> 자기소개서 면학계획

었고, FPGA를 활용한 실습 경험을 통해 회로 설계에 대한 자신감을 쌓을 수 있었던 귀중한 경험이었습니다.6. 희망 전공분야 및 연구주제시스템 반도체 설계와 저전력 칩 아키텍처 ... [학업계획서]KAIST 카이스트 반도체시스템공학자기소개 및 면학계획#kaist생명화학공학과대학원연구계획서,카이스트생명화학공학과대학원자기소개서,카이스트생명화학공학과자기소개서,한국 ... 들과의 협업을 통해 시스템 반도체와 인공지능 프로세서 간의 연결 가능성을 고민하며 시야를 넓힐 수 있었습니다.2. 리더십 활동 사례공과대학 내의 공모전 준비 동아리에서 팀장을 맡

자기소개서 | 5페이지 | 4,200원 | 등록일 2025.06.26

다운로드 장바구니
판매자 표지

LG에너지솔루션 BMS HW 합격 자기소개서

디자인 공모전에서 MCU를 활용한 다양한 IoT 센서 데이터 분석을 진행하고, 디지털시스템설계실습을 통해 SoC 설계 프로젝트에서 여러 IP를 설계할 수 있는 능력을 갖추 ... 수업 프로젝트수업명: ASIC 설계주제: Verilog를 이용하여 APB-based IP 중 SIMD_single instruction multiple data 설계 및 검증기간 ... : 2021.09 ~ 2021.12활동내용:- MMIO, Protocol을 학습한 후 Verilog를 이용하여 APB-based IP를 설계- 가속기 IP인 SIMD를 직접 설계

자기소개서 | 5페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니
판매자 표지

LG이노텍 2021 Inno-STEP 합격 자기소개서 (전장부품, H/W개발, 서울마곡)

었습니다. 실습 시간에 회로들을 빵판에 구현하여 dc, ac측정을 하였고, 이 결과를 SPICE툴 시뮬레이션 결과와 쌍방으로 체크하며 완성도를 높였습니다.제어시스템개론 수업에서 모델링 ... 을 통한 수학 방정식을 개발, 분석하는 방법을 배웠고 시스템 설계 과정 전반을 이해할 수 있었습니다.SOC설계 수업에서는 MOS의 스위치 특성에 집중하여 디지털회로들을 만들 ... 었습니다. Verilog언어로 Carry부터 계산하는 가산기를 설계하여 더 빠른 동작을 구현해보았고, HW개발의 중요성을 깨닫게 되었습니다.최근 두 학기 연속 성적장학금을 받았으며, 지난

자기소개서 | 2페이지 | 5,000원 | 등록일 2022.04.26

다운로드 장바구니
SK하이닉스 경력직 자소서

계획, 전 직장 퇴사 동기 경력기술서 입사 가능 시기 및 기타사항 SK하이닉스 경력직 자기소개서 ? SK하이닉스 경력직 자기소개서 합격 자료입니다. ? 메모리 및 시스템 반도체 ... 직장인 A사에서는 DRAM 테스트 알고리즘 개선과 시스템 반도체용 전력관리 칩(PMIC) 개발에 참여했습니다. 초기엔 주어진 데이터셋을 해석하고, 결과를 도출하는 데 집중 ... 성과 신뢰성 측면에서의 아키텍처 개선 과제에 참여하고 싶습니다. 또한, 시스템 반도체 SoC 설계 경험을 활용해 메모리-로직 간 인터페이스의 병목을 줄이고, 차세대 메모리 내

자기소개서 | 4페이지 | 3,800원 | 등록일 2025.05.18

다운로드 장바구니
SK하이닉스 설계 최종 합격 자기소개서(자소서)

했습니다. 이런 PIM기술은 기존 메모리 환경에도 적용이 가능하여, 하드웨어나 소프트웨어의 변경 없이 시스템을 구성할 수 있습니다.현장실습 후, 메모리와 컴퓨터 구조에 대한 이해도를 높이 ... 도록 기술) (700~1000 자 10 단락 이내)[Verilog로 Snake game을 구현하다]학부 디지털시스템 실험 프로젝트로 FPGA를 활용하여 원하는 기능을 구현하는 프로젝트 ... 을 이용해 SPICE Simulator를 구현하다]삼성전자 파운드리 장기현장실습 중 시뮬레이터에 대한 이해를 향상시키기 위해 OJT를 수행하던 중, 간단한 Simulator를 코딩

자기소개서 | 13페이지 | 3,000원 | 등록일 2023.02.13

다운로드 장바구니
판매자 표지

SK하이닉스 대졸 설계 신입 최종합격 자기소개서 및 경험기술서

의 이해입니다. EDA Tool인 Cadence Virtuoso를 사용하여 아날로그 회로 설계의 이론과 실습을 병행하며 깊이 있는 지식을 확보했습니다. 둘째, 다양한 설계 경험입니다 ... 인터페이스를 활용하여 7-segment LED와 키패드를 통합하는 시스템을 개발했습니다. 하지만 프로젝트 초기에 각자의 역할 분담과 일정 조율에서 혼선이 발생해 진행이 지연 ... 되는 문제가 있었습니다. 이를 해결하기 위해 각자의 역할과 책임을 다시 한번 정의했고, 각자 맡은 작업을 매주 공유하기로 했습니다. 하드웨어 설계 단계에서는 제가 Verilog를 사용

자기소개서 | 3페이지 | 16,800원 | 등록일 2024.12.23

다운로드 장바구니
2019년 하반기 원익 로보틱스 합격자소서 - 석사

하였고, 지원하게 되었습니다.원익 로보틱스에서 SW 직무를 수행하기 위해 4가지 분야의 경험을 쌓았습니다. 첫 번째, 대학원 정보 및 지능 로봇 연구실에서 임베디드 시스템을 세부 ... 의 차선 탐색, KNN, SVM등의 Machine Learning을 적용한 교통 표지판 탐색을 구현하였습니다. 세 번째, 학과 실습 조교 활동을 통하여 Z-80 Assembly ... , Linux 환경에서의 디바이스 드라이버 개발, Verilog, VHDL 사용 경험을 쌓았습니다. 마지막으로 산학연계 프로젝트에 참여하여 구현한 AWS, Kakao Talk, Watson

자기소개서 | 3페이지 | 3,000원 | 등록일 2021.04.21

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... 복잡한 시스템을 프로그래밍 할 때 적절하다. 단점으로는 강력한 형식의 언어이기에 강력한 형식이 아닌 스크립트는 컴파일 할 수 없다.보조자료 Verilog-HDL 문법 pdf 자료 ... -input AND 게이트 설계를 진행하시오.(1) Verilog HDL와 simulationGate_Primitive를 통한 and[실습 3]: 이번에는 다음의 행위수준 모델링을 이용

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 3주차 사전보고서

2019년 전자전기컴퓨터설계실험23주차 사전보고서1. Verilog HDL과 VHDL의 장단점Verilog HDL : C를 기반으로 하는 언어, 대소문자를 구분함, 전자시스템 ... 설계 기능 게이트 어레이 및 집적회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 위해 전자 설계 자동화에 사용되는 언어, Verilog보다 복잡, 다른 클래스와 함께 변수 ... 임6. In-Lab 실습 1~5 과제들을 Verilog HDL 언어로 코딩하고 Synthesize ?XST 단계까지 실행하시오.- 실습1위 사진처럼 and게이트를 나타내는 코드

리포트 | 8페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

은 실습 3에서 만든 동기식 입력으로 변환하여 사용할 것.CodeTest benchsimulation5. 예상 결과본 실험은 Verilog HDL 언어를 사용하여 Sequential ... 실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state ... 을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게 사용된다.FSM은 세가지 블록으로 구성된다. ① 다음상태를 결정하는 조합회로 블록 ② 현재상태를 저장하는 순차회로 블록 ③ 출력

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
디지털시스템실험 2주차 결과리포트

Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목 ... 에 공급할 수 있는 또 다른 verilog 모듈이다.: test1 모듈의 a, b, c, d 의 값의 변화를 보여주고 있다.(3) 진리표 및 회로도- 진리표 - - 회로도 -위 회로

리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02

다운로드 장바구니
디시설 - 멀티플렉서, 디멀티플렉서 설계

하나. 이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해 ... 결과 보고서( 멀티플렉서, 디멀티플렉서 설계 )제목MUX, DEMUX 설계실습 목적멀티플렉서는 여러 개의 입력을 하나의 출력으로 전송한다. 반대로 디멀티플렉서는 하나의 입력 ... 하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?: 멀티플렉서는 다중화기이며 스위치의 일종으로 데이터 선택기(Data

리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
[Flowrian2] SystemVerilog 문법 및 실습 (Tasks & Functions)

크로 전달되는 매개 변수들은 C 언어와 같이 소괄호에 모아서 표현될 수도 있고 Verilog 언어와 같이 입출력 단자와 같이 표현될 수도 있다.function logic [15:0

리포트 | 16페이지 | 2,000원 | 등록일 2017.07.06

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... 에서는 비트 연산자를 활용하여 불필요한 if문의 활용을 줄였습니다.(2) Lab 1- 교안의 Moore 머신과 Mealy 머신의 코드를따라서 실습해보시오.CLK : 1 Hz입력 : in

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
verilog 6주차 seq counter FSM 보고서

로부터 영향을 받는다.2. 실습 내용 : Verilog Code 및 주석Gated D Latch`timescale 1ns / 1psmodule gated_D_latch(input D ... FPGA 보 고 서학 과학 년학 번조성 명전자공학과412131282김영호실험 제목Sequential Circuit, Counter & FSM1. 실습 이론Latch출력이 클락 ... 일 경우 0부터 2^n-1까지 순차적으로 나타내어지는 원순열이라고 생각하면 된다.Moore Machine출력이 현재 상태에만 dependant 한 디지털 시스템을 말한다. 다음

리포트 | 25페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 다. Datasheet를 참조하여 논리 게이트를 몇 개까지 한 칩에 구현할 수 있는지 조사하시오.▲spartan-3 FPGA 요약위 표에서 XC3S200을 살펴보면 System ... . (핀 번호는 설명서 참조)A: Button SW1,B: Button SW2,Cin: Button SW3Cout: LED1S: LED9*실습1과 같은 과정을 반복한다.실습4

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [결과레포트]

[08주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07 ( Monday)학번2013440043이름문범우목차 ... Backgrounds (Required theory) for this Lab스테이트 머신외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정 ... 을 구현하기 위한 Verilog code는 아래 그림5~6과 같다.그림 SEQ 그림 \* ARABIC 5 Moore State Machine Verilog code _ 1그림 SEQ

리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
DB하이텍 자기소개서

했습니다. 회로 이론, 전자회로 그리고 실습 과목을 수강해 기초적인 회로 특성을 공부했고 SPICE tool을 이용해 회로를 분석했습니다. 이를 통해 회로 지식과 회로설계역량을 키웠 ... 를 진행했습니다. Logic design 단계에서는 Verilog를 사용하여 연산 block들을 구성했습니다. Timing 문제가 발생했지만, test bench를 활용하여 오류 ... 에도 불구하고 시스템반도체 시장에 도전해 2014년 466억 원의 영업이익을 낸 이후로 Analog 파운드리 시장의 강자가 되었습니다. DB하이텍의 이러한 끊임없는 도전정신이 제 가치

자기소개서 | 2페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
LG실리콘웍스 자기소개서

시키고 싶습니다.저는 FPGA 실습으로 반도체 설계 엔지니어 진로를 꿈꾸게 되었습니다. 마이크로프로세서를 Verilog를 사용해 설계하고 Test bench를 통해 반복해서 오류를 확인 ... )실리콘웍스의 회로설계 직무는 시스템 반도체를 설계하고 검증하는 과정입니다. 제가 지원한 회로 설계 직무를 수행하기 위해서는 Layout에서 Schematic level에 이르 ... 성을 확인했습니다. 프로젝트를 성공적으로 완수하기 위해서는 제가 가진 역량을 모두 발휘해야 했습니다. 먼저, 반도체 공정실습에서 습득한 지식을 바탕으로 Layout design

자기소개서 | 2페이지 | 3,000원 | 등록일 2020.03.12

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

[08주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07(Monday)학번2013440043이름문범우목차1 ... Backgrounds (Required theory) for this Lab스테이트 머신외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정 ... 이 1이면 Count Out을 Load값으로 대체Count Out이 출력 범위(15)를 넘어서면 다시 0부터 Count 시작4-bit up counter의 Verilog code

리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니

이전10개 1 2 345 6 다음10개

파워링크

신청하기