서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
- 최초 등록일
- 2020.07.22
- 최종 저작일
- 2019.10
- 24페이지/
MS 워드
- 가격 2,000원
소개글
"서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)"에 대한 내용입니다.
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. 수행 과제
(1) Lab 0.
(2) Lab 1.
(3) Lab 3(응용과제).
나. Materials(Equipments, Devices) of this Lab
3. Reference (참고문헌)
본문내용
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural modeling방법 등을 실험한다.
나. Essential Backgrounds (Required theory) for this Lab
1) Finite State Machine (FSM) [1]
FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러한 전이를 유발하는 조건들의 집합으로 정의되는 모델이다.
2) Moore Machine
이 종류의 FSM모델은 진입 동작만을 사용한다. 출력값은 오직 현재 상태에 의해서만 결정이 되는 모델이다.
3) Mealy Machine
이 종류의 FSM모델은 오직 입력값만을 사용한다. 즉, 출력 값은 입력 값과 현재 상태 모두에 의존하는 모델이다.
참고 자료
FSM, https://ko.wikipedia.org/wiki/%EC%9C%A0%ED%95%9C_%EC%83%81%ED%83%9C_%EA%B8%B0%EA%B3%84
전전컴실험2 교안
