"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 601-620 / 1,540건

판매자 표지

전자회로실험 Moore & Mealy Machine 실험 레포트

가 있다. 베릴로그(Verilog)IEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도

리포트 | 9페이지 | 3,000원 | 등록일 2025.04.19

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

논리회로및실험 예비레포트20000001 임0000000000학부목표: - AND,OR,XOR Gate를 이해하고 안다.Verilog HDL 문법을 이해한다.내용 :AND 게이트두 ... ] (두산백과)4) Verilog HDL 문법1. 기본적인 사항- 여백(white space) : 빈칸(space), 탭(tap), carriage return, line feeds 등 ... - Verilog HDL 구성요소를 정의하기 위해 미리 정의된 식별자(예약어)- 확장문자가 포함된 키워드는 키워드로 인식되지 않는다.출처: Hyperlink "http://skbdlee

리포트 | 6페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

다운로드 장바구니
판매자 표지

캡스톤 발표 자료

ﬁrst implement a lookup table-based Verilog A device model. Hybrid GAA(TFET + MOSFET) PROCESS 04 Schematic of

리포트 | 17페이지 | 10,000원 | 등록일 2023.06.22

다운로드 장바구니
판매자 표지

시프트 레지스터 카운터_예비레포트

) Verilog HDLIEEE 1364로 표준화된 베릴로그(Verilog)는 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용 ... 되었다는 것 등의 일반적인 프로그램과의 다른 점도 존재한다. [1]2) Module베릴로그(Verilog) module은 베릴로그 HDL에서 가장 기본적인 기술 단위이다. 다른 프로그래밍

리포트 | 7페이지 | 1,500원 | 등록일 2025.09.17

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

와 이름을 정해주고 Next를 클릭한다.(2) simulator ? ISim(VHDL/Verilog), Preferred Language ? VHDL,VHDL Source

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

원핫 셀 형태의 다중 비트 값을 올바르게 적었는지 검증하기

000010001000100001110100001011011010111010000100111010110110110011101011100111112-2) 순차적 비교 (”Verilog” 이용)2비트 이상 다중 비트에 있어 동일 비트인 두 ... 부분이 잘못됐는지 빠른 판단이 힘들기에 첫 번째 방법 대비 잘못된 위치 찾기까지 소요 시간이 길다는 단점이 있다.2-3) “Verilog”에서 다른 데이터들을 서로 같게끔 하 ... 는 방법“Verilog”에는 특정 데이터를 지닌 두 변수를 가지고 한 변수의 데이터를 다른 변수에 할당(”대입”이라고도 한다)하는 방법이 있다. 그 방법은 아래와 같다.잘못 입력한 부분

리포트 | 11페이지 | 1,000원 | 등록일 2025.08.14

다운로드 장바구니
모바일 3차원 그래픽 연산을 위한 제곱근 및 역제곱근 연산기 구조 및 설계 (Design of Square Root and Inverse Square Root Arithmetic Units for Mobile 3D Graphic Processing)

대한전자공학회 이찬호

논문 | 6페이지 | 무료 | 등록일 2025.03.03 | 수정일 2025.03.06

다운로드
기초전자회로실험 - FPGA Board를 이용한 FSM 회로의 구현 예비레포트

복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA의 실제동작을 확인해보

리포트 | 8페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
ALU 8bit 설계 베릴로그

\TestBench\alu_TB_settings.txt// By : tb_verilog.pl ver. ver 1.2s////----------------------------------------

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
정실, 정보통신기초설계실습2 3주차 예비보고서, 결과보고서 인하대

1. 실험 제목 : Verilog HDL 코딩 및 시뮬레이션 방법2. 실험 목적실험 목적 : Verilog 코딩과 시뮬레이션 실습3. 실험 이론 : 가. Logic Gate 1

리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+

Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 ... 는 과정에서 Schematic에서 설정한 포트의 이름을 같게 해 주어야 하고, 대소문자까지 꼭 확인하여 할당하여야 제대로 된 동작을 한다.5. Conclusion- Verilog

리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

(유아교육론 B형) 놀이와 유아발달과의 관계에 대해 설명하고(15점), 현장 방문 또는 홈페이지를 방문한 유아교육기관에서 강조

과목명: 유아교육론 B형놀이와 유아발달과의 관계에 대해 설명하고(15점), 현장 방문 또는 홈페이지를 방문한 유아교육기관에서 강조하는 놀이유형에 대하여 서술하시오(15점).목 차Ⅰ. 서론Ⅱ. 본론1. 놀이와 유아발달1) 놀이의 정의2) 놀이의 중요성 및 유아의 발달특징..

방송통신대 | 8페이지 | 2,000원 | 등록일 2021.01.19

다운로드 장바구니
판매자 표지

LIG nex1 합격 자기소개서

), OOOO(OOOO VR에 들어가는 반도체 칩 검증 프로젝트) 프로젝트를 진행한 경험이 있습니다. Verilog를 활용하여 RTL coding을 분석하고 시뮬레이션, 테스트 및 구현 ... Tool 활용 능력전자 회로 설계 및 검증에 사용되는 하드웨어 기술 언어인 Verilog 학습을 통해 회로설계 기초를 익혔습니다. Simulation Tool인 Xcelium

자기소개서 | 5페이지 | 3,000원 | 등록일 2022.12.28

다운로드 장바구니
색 보정을 위한 HSV 알고리즘의 최적화된 하드웨어 구현 (Optimized Hardware Implementation of HSV Algorithm for Color Correction)

한국전기전자학회 박상욱, 강봉순

논문 | 5페이지 | 무료 | 등록일 2025.05.21 | 수정일 2025.05.23

다운로드
논리회로설계실험 2주차 XNOR gate 설계

1) Objective of the Experiment(실험 목적)이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드 ... 할 수 있다.3) Verilog Implementations(코드 실행)3.1) Dataflow Modeling첫번째로 Dataflow Modeling 방법을 이용해서 XNOR ... 과 이러한 결과는 일치하고 따라서 Verilog를 통하여 구현하였던 Dataflow Modeling, Behavioral Modeling, Gate-Level Modeling 3가지

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

24장 예비보고서_FPGA를 활용한 스위치 인터페이스

를 쭉 유지하게 된다.2. 아래 그림의 엣지 검출 타이밍도를 verilog로 작성할때 아래의 파란 부분의 코드를 완성하시오.module test (input MCLK,input

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07 | 수정일 2025.06.09

다운로드 장바구니
순차논리회로설계 결과레포트

전자공학실험3 Chap4 순차논리회로 설계[Section 01]간단한 상태도의 구현[학습목표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog ... 상태로 천이한다.- 출력 y는 S0에서 S1으로 천이될 때 입력 n을 출력하고 S1에서 S0로 천이될 때 입력 m을 출력한다.[실험결과]▣ Verilog를 이용한 간단한 상태 ... 의표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증

리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

다운로드 장바구니
판매자 표지

온세미컨덕터 AE직무 인턴 합격자소서

.저는 교과 과정에서, Verilog를 이용한 디지털 시계를 설계한 경험이 있습니다. 하지만 당시, Verilog라는 언어가 잘 이해되지 않았고 그로 인해 프로젝트에서 좋은 점수 ... 를 받지 못했습니다. 그럼에도 불구하고 저는 Verilog라는 언어를 포기하고 싶지 않았습니다. 그래서 그 후 Verilog의 기본 문법과 FSM의 설계를 스스로 공부해본 끝 ... 에, FPGA 보드와 Verilog를 이용한 cruise controller를 설계하였습니다. 이를 통해 저는 어떤 실패의 경험이든 이를 바탕으로 스스로 노력한다면 또 다른 역량을 기를 수

자기소개서 | 2페이지 | 3,000원 | 등록일 2024.02.12

다운로드 장바구니
충북대 디지털시스템설계 결과보고서1

, 20ns마다 반복됨을 알 수 있다.5. 비고 및 고찰이번 실험은 1-bit Full Adder를 verilog로 design 해보는 실험이었다. 프로그램 사용이 아직 미숙 ... 은 ppt를 참고하였기 때문에 실험 결과는 의도한 대로 제대로 나올 수 있었다. 이번 실험을 통해 verilog의 modeling 방법인 Structural modeling과 Data ... -flow modeling에 대해서 배울 수 있었으며 simulation을 위한 Test bench에 대해서도 알아볼 수 있었다. 또한 코드를 작성하면서 verilog의 문법

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그 ... → …=> MODULE=> VERILOG CODE=>SIMULATION(case1) 아래에 보면 down을 통해서 0=>255로 가는과정을 확인하였다.case2)load enable의 유지시간 ... .=> VERILOG CODE부연설명 : 시뮬레이션을 위해 작성한 베릴로그 텍스트에서도 두 개의 변수가 동시에1이 되는 경우는 없게끔 코드를 작성하였다. (물론 제대로 짯는지 확인해보기위해서 의도

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기