"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 541-560 / 1,540건

판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법

리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
판매자 표지

LG전자 연구개발 직무 첨삭자소서 (2)

그래겠습니다. 여러 기술의 집약체인 스마트폰 개발을 위해 전공수업에서 배운 C, C++, verilog를 바탕으로 프로그래밍 능력을 계속 개발하여 다양한 역량을 발휘할 수 있는 멀티 ... 은 사실을 설명한 부분이니 크게 수정할 부분이 없네요.특히 프로그래밍의 재미를 느꼈던 ‘디지털 회로설계 및 언어’에서 verilog 언어를 이용해 Quartus로 디지털회로를 설계 ... ’를 들으며 디스플레이에 사용되는 시스템을 Cadence로 설계하여 심화된 역량을 길렀습니다. 특히 프로그래밍의 재미를 느꼈던 ‘디지털 회로설계 및 언어’에서 verilog 언어를 이용

자기소개서 | 12페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니
판매자 표지

현대케피코 연구개발 직무 첨삭자소서

대신 First Mover가 되려고 노력했습니다. 이 노력은 Verilog HDL을 사용하는 하드웨어 설계라는 과목에서 교수님이 내주신 기말 프로젝트에 빛을 발했습니다.당시 저 ... 는 타 인원들과 차별화될 수 있는 프로젝트를 준비하려고 했었고, 수업 시간에 배우는 Verilog HDL이라는 프로그램에만 집중하는 것을 알았습니다. 그래서 저는 한백전자에서 제공 ... .) First Mover가 되려고 노력했습니다. 이 노력은 Verilog HDL을 사용하는 하드웨어 설계라는 과목에서 교수님이 내주신(하나마나한 소리입니다. 글자 용량이 약간

자기소개서 | 10페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니
fpga bcdconverter

CodeSimulation Result다음과 같은 결과가 나왔다.Discussion. - Verilog Coding을 시작하기 전 작성한 Block Diagram- 작성 ... 한 Verilog Module에 대한 설명이 모듈은 8to3인코더로 8bit입력을 하면 3비트의 출력이 나오게 된다. 진리표에 있는 8 가지의 각각다른 입력에 의해서 8개의 각각 다른 출력 ... tens=4 units=9Discussion. - Verilog Coding을 시작하기 전 작성한 Block Diagram7개의 모듈로 bcd output을 찾을수 있다.- 작성

리포트 | 20페이지 | 2,000원 | 등록일 2021.05.05

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... ) 교안의 1:4 Demux의 진리표로부터 논리회로를 Karnaugh Map을 이용한 최적화 방법으로 설계하시오.- , , ,(5) 모든 실습에 대하여 Verilog HDL 코딩 ... ). Digital Design with an Introducton to the Verilog HDL 5thedition3) 연세대학교 정보통신용 SoC설계연구실 Verilog 문법 교안4

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
인하대 컴퓨터구조론 과제 mips pipeline 설계

컴퓨터 구조론 과제Verilog를 사용한 MIPS의 Pipeline 구현⑴ Vivado를 이용하여 MIPS의 Pipeline 모델이 어떻게 수행되는지 분석1. ALU.VALU ... 와 18번째 명령어인 jump 명령어는 정확히 구현되지 않았다.⑶고찰지난번 Multicycle_MIPS에 이어 이번에는 Verilog를 사용하여 설계된 Pipelined_MIPS

리포트 | 10페이지 | 2,000원 | 등록일 2021.04.01

다운로드 장바구니
판매자 표지

SK하이닉스 SW(소프트웨어) 직군 합격 자기소개서

설계 시간에 Verilog 를 이용하여 밥솥, 시계 등을 설계하는 프로젝트를 진행한 경험이 있었습니다. 그때 당시 논리 연산자에 정확한 이해가 부족하여 그 프로젝트에서 좋은 성적

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
판매자 표지

ring,jhonson counter 예비레포트

1. 실험 제목 [Verilog Basic, FPGA]2. 실험 목적-fpga를 통해 ring counter, jhonson counter 시뮬레이션3. 관련 이론(1) FPGA ... 핸드폰처럼 작은 사이즈를 요구하는 제품엔 부적합하다. 그리고 발열 및 사이즈 문제가 심각하다.(2) Verilog-begin ~ endinitial, if, case

리포트 | 7페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
판매자 표지

LG디스플레이 회로설계직 합격자소서 입니다

었습니다. 주로 verilog HDL을 사용하여 디지털회로를 구현하는 수업이 대부분을 차지했습니다. 중간고사가 끝난 후, 교수님이 제시한 프로젝트는 디지털 시계 제작이었습니다. 수업 ... 주면서 그 과목에 대한 복습도 할 수 있는 1석 2조의 효과를 얻은 경험이었습니다.12년 1학기에 제 디지털 회로와 verilog에 대한 지식을 후배에게 알려주기 위해서 학교

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.11.19

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.[3]How many programmable

리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나. 실험결과1.Full

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

다운로드 장바구니
베릴로그를 이용해 구현한 파이프라인 명령어 수행

"베릴로그를 이용해 구현한 파이프라인 명령어 수행"에 대한 내용입니다.

리포트 | 2,500원 | 등록일 2021.07.14

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(Bcd converter 코드포함) 5주차예비레포트

: BUS Switch 3, 4입력 S : BUS Switch 8출력 Q : LED 1, 2=> module=> verilog text=> simulation=> 실습을 위한 PIN ... => MODULE=> VERILOG CODE=>SIMULATION(alway문 사이에서 300초 단위로 반복됨을 알 수 있다.)=> UCF(PIN 설정)● 아래 표를 참조하여 BCD to ... 해내자K-MAPOUTPUT=> 4bit converter(bcd to excess 3) module=> 8bit로 확장=> verilog text=> simulation=> ucf(PIN 설정]

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
BCD 가산기 설계 결과보고서

“1101”“0010”0B2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명 ... 하라.Schematic ; 비트 수를 고정해서 설계해야 한다. 감산기로 동작할 경우 빼는 수의 2의 보수를 취해서 더해야 한다.Verilog, VHDL ; 가산회로는 부호를 고려

리포트 | 3페이지 | 2,000원 | 등록일 2021.04.16 | 수정일 2024.01.29

다운로드 장바구니
판매자 표지

현대모비스 R&D(연구개발) 합격직 자소서

시스템, 컴퓨터 구조와 같은 과목을 수강하였고 Verilog를 활용한 프로젝트를 진행하였습니다. 또한 FPGA를 사용하여 회로를 설계하고 C언어를 사용해 설계한 회로에서 구동 ... 었습니다. 하지만 스스로 작은 프로젝트를 진행하고 성공해 본 경험이 MICOM에 대해 더 깊이 있게 이해할 수 있도록 해주었습니다.여름방학 동안 연구실과 연계하여 Verilog를 사용

자기소개서 | 1페이지 | 3,000원 | 등록일 2023.10.08

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 첨삭자소서 (2)

었던 어려움을 끈기와 새로운 도전으로 이겨냈습니다.저의 졸업논문 프로젝트는 영상전송을 하는 SoC를 Verilog로 제작하고, 특히 이에 필요한 FFT의 쓰루풋을 파이프라인 구조를 이용 ... 카피를 잘 활용해 보세요^^)졸업논문 프로젝트를 진행하며 겪었던 어려움을 끈기와 새로운 도전으로 이겨냈습니다.저의 졸업논문 프로젝트는 영상전송을 하는 SoC를 Verilog로 제작 ... 하였고 마침내 Verilog로 코딩을 할 수 있었습니다. 마지막으로 DE2 보드에 올려 모델심을 이용해 시뮬레이션까지 보이며 구현에 성공하였고, 다른 팀보다 적은수의 병렬 구조

자기소개서 | 12페이지 | 3,000원 | 등록일 2023.02.03

다운로드 장바구니
판매자 표지

[지방대/최종합격] 삼성전자 메모리사업부 회로설계 자기소개서

하여 블로그에 포스팅했습니다. 또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했으며, 이 ... 를 기반으로 SoC 설계 및 프로그래밍 수업에서 C언어, Verilog로 Zynq 기반의 두더지 잡기 게임을 설계했습니다. 이러한 일련의 설계 과정들에서 원하는 결과가 나오지 않

자기소개서 | 3페이지 | 4,500원 | 등록일 2023.05.05

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

Verilog HDL 실습 4주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... 보다 큰지 안 큰지를 통해 비교 판별이 가능하다는 점도 확인하였다.결론이번 실험은 Verilog HDL 언어를 이용하여 감산기, 비교기 \를 설계하고 이를 FPGA에 다운로드 하

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
가감산기 8bit addsub8 설계 베릴로그

// By : tb_verilog.pl ver. ver 1.2s////---------------------------------------------------------------

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니

이전10개 23 24 25 26 272829 30 31 32 다음10개

파워링크

신청하기