"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 501-520 / 1,540건

한기대_디지틀시스템 설계 및 실습_과제7_CPU 제작(보고서 및 소스 포함)

4. 설계목적 디지털 설계 및 시스템 강의시간에 배운 Verilog 지식을 토대로 하여 최종 Term Project 과제 소형 DSD_CPU의 구조를 설계 및 FPGA로 제작

시험자료 | 20페이지 | 10,000원 | 등록일 2020.11.04

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 9.LCDs - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various circuits in Verilog & verify circuits with their test fixtures 2. Practice ... how to control LCD[Liquid Crystal Display] in Verilog.3. Learn how to design circuits to control LCD ... .배경 이론 및 사전 조사 [1] Design Verilog modules for in-lab examples and explain how they works.1. [실습 1

리포트 | 28페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
판매자 표지

논리설계 및 실험 12 레포트 (베릴로그 HDL 3)

Chapter 1. 실험 목적- FlipFlop을 설계 해보고 클락 분주(Clock Divider)을 구성해본다.Chapter 2. 관련 이론1. 실험 내용 및 Verilog ... HDL 코드: D F/F, SR F/F, T F/F을 Verilog로 설계해 보자→ 실험에서 D F/F를 설계할 때 썼던 HDL은 다음과 같다.module DFF (c

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
논리회로 (정연모) 기말 전체 족보 정리

Verilog HDL로 코딩하시오.(단, 입력x, clock, reset, 출력 z)3.1) 4 비트의 asynchronous ripple counter를 T f/f 와 D f/f 각각

시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

다운로드 장바구니
충북대 디지털시스템설계 결과보고서4

Summation of n down to 1을 verilog를 통해 설계한다.(2) Simulation을 통해 결과를 확인한다.3. 실험 내용FSMCurrent StateNext State(i ... 은 Dedicated Microprocessor 중 Summation of n down to 1을 verilog를 통해 설계해보았다. 시뮬레이션 결과 의도한 대로 제대로 나올 수 있 ... 주에 배운 FSM이기 때문에 참고하여 작성할 수 있었다. datapath와 control unit을 만들어 이를 verilog 코드로 구현하는 것이 좀 어려웠던 것 같다. 그래도 처음 실습 때에 비해 verilog 문법과 코드 작성에 비교적 익숙해진 것 같다.

리포트 | 4페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... (Verilog)이다. 우리는 상대적으로 더 유연한 문법을 가진 Verilog로 설계할 예정이다. 그렇다면 이런 HDL 기반 설계가 가진 장점은 무엇이 있을까.먼저 설계 시간을 단축

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 ... . Verilog HDL: 미 Cadence사 제품, 유연한 문법- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언어의 특징을 기반으로 개발 ... 하였다.- 1991년 Cadence Design Systems가 Open Veriog Innternational(OVI)라는 조직을 구성하고 Verilog HDL을 공개했다.

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... write a Verilog HDL of Mealy synchronous state machine having a single input, x_in, and a single ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

BCD code, 세븐 세그먼트에 대한 이론 및 회로

형이다.4. Simulation 결과6. 참고 문헌(1) verilog를 이용한 디지털 시스템 설계(Charle Roth, Lizy Kurian John, Byeong Kil LEE ... 저)(2) Verilog HDL 디지털 설계와 합성의 길잡이(sam ir Palnitkar 저)(3) Verilog HDL을 이용한 디지털 시스템 설계 및 실습(신경욱 저)

리포트 | 5페이지 | 2,500원 | 등록일 2023.06.22

다운로드 장바구니
판매자 표지

논리설계 및 실험 11 레포트 (베릴로그 HDL 2)

Chapter 1. 실험 목적- 지난주 베릴로그 실습에 이어(AND, OR gate 설계) Full Adder을 설계 할 수 있다.Chapter 2. 관련 이론1. Verilog

리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA ... Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터

리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
Vivado를 이용한 Moore, Mealy FSM 설계 예비레포트

- Verilog 문법parameter:모듈 내에서 상수를 정의하는 수단이다. 회로의 비트 크기 또는 지연 값 등과 같이 자주 사용하는 상수를 정의하기 위해 parameter을 사용해서 정의 ... 한다. C언어의 #define과 비슷한 표현이다.[4]parameter A = 100;//A를 100의 값을 가진 상수로 정의case:Verilog의 case는 C언어의 switch

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... (Verilog)이다. 우리는 상대적으로 더 유연한 문법을 가진 Verilog로 설계할 예정이다. 그렇다면 이런 HDL 기반 설계가 가진 장점은 무엇이 있을까.먼저 설계 시간을 단축

리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... adder3. 고찰이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다. 저번 실험이 논리 게이트 였다면, 이번 실험

리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
충북대 디지털시스템설계 결과보고서2

에서는 q가 1000이기 때문에 출력 p는0110 TIMES 1000=00110000이다.5. 비고 및 고찰이번 실험은 4-bit Multiplier를 verilog code를 통해 ... 었다. 이번 실험을 통해 verilog 코드로 multiplier의 기능을 구현하는 법을 배웠는데 지난번 adder보다 동작원리가 좀 더 복잡했던 것 같다. 또한 아직 프로그램 사용 ... 과 verilog 문법에 미숙한데 실험을 진행하면서 좀 더 익숙해질 수 있었던 것 같다. 특히 4-bit Multiplier 코드를 작성하면서 assign 문에서 중괄호를 소괄호로 잘못 작성해서 오류가 났는데 문법들을 제대로 인지하고 코드를 작성해야 할 것 같다.

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

6주차 예비 보고서 22장 VerilogHDL을 활용한 순차논리회로의 구현

와 다르게 CLK에 동기화되어 작동한다.1-2. 두가지의 차이점 비교를 위해 각각 Verilog 코드 작성하시오.(둘다 always 구문으로 작성하고, 지정받는 변수가 존재함.)변수

리포트 | 3페이지 | 3,000원 | 등록일 2025.06.07

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... - Verilog HDL의 +/- 연산자를 이용하여 쉽게 모델링이 가능함.(5) Sequential logic 모델링- always 구문으로만 작성이 가능.- Sensitivity list

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
4포트 읽기접근 및 1포트 쓰기 접근이 가능한 램 RTL 코드

"4포트 읽기접근 및 1포트 쓰기 접근이 가능한 램 RTL 코드"에 대한 내용입니다.

리포트 | 10,000원 | 등록일 2021.11.14 | 수정일 2021.11.15

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

Pre-reportPeripherals날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 ... the Verilog HDL.3) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.4) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

를 설계해보고, 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다. 그리고 마지막으로 PIEZO buzzer를 설계함으로써 verilog 코드

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니

이전10개 21 22 23 24 252627 28 29 30 다음10개

파워링크

신청하기