"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 521-540 / 1,540건

디지털시스템설계실습 논리게이트 결과보고서

Verilog 또는 VHDL 템플릿에 따라 설계한다.2.연습문제1번 다음 그림과 같은 회로에 대해 답하라.(a) 다음 지점의 논리식을 표현하라.W = A’B’C’X = AB’C’Y ... 00010010010011010000001100001000101101000011000001110000(c) (a)에서 세운 논리식을 이용해 회로를 Verilog 또는 VHDL로 표현하라.2번 다음 회로에 대한 논리식을 세우고, 진리표를 작성한 후 ... Verilog 또는 VHDL로 표현하라.X = (A+B)’Y = (C’+B)’Z = ((A+B)’(C’+B)’)’ABCXYZ

리포트 | 6페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다 ... 한다. 그리고 full adder는 half adder두개를 사용한다. 그림3은 full adder를 verilog로 코딩하여 시뮬레이션 한것이다.그림 SEQ 그림 ... 은 자리수까지 가산을 반복하면 출력은 S3 S2 S1 S0 4비트 숫자와 가장 높은 자리수에서 발생한 자리올림수 Cout이 된다. 그림4는 4비트 full adder의 verilog

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
전가산기 설계 보고서

전가산기 설계보고서목적 : 전가산기를 Schematic과 Verilog(VDHL)로 다양하게 설계하는 방법에 대해 설명하고, 각각의 차이점과 장단점을 비교하기 위함이다.준비물 ... 한 설계pin 할당input : 슬라이드 스위치(SW0~SW7)output : LED(D8~D15)핀 할당진리표를 이용해 설계하는 것은 진리표를 그대로 Verilog의 case문 ... 는 오류도 그만큼 줄일 수 있다.단점 : 1.단순히 진리표를 Verilog 코드로 표현한다고 해도,Schematic의 경우와 마찬가지로 진리표를 유도하는 과정은 필요하다.2.진리표

리포트 | 5페이지 | 2,000원 | 등록일 2020.11.20

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히 ... . Verilog HDL: 미 Cadence사 제품, 유연한 문법- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언어의 특징을 기반 ... 으로 개발하였다.- 1991년 Cadence Design Systems가 Open Veriog Innternational(OVI)라는 조직을 구성하고 Verilog HDL을 공개했다.

리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

ring counter, jhonson counter 결과레포트

1. 실험 제목 [Verilog Basic, FPGA]2. 실험 결과-ringcounter code, testbench, simulation그림 2 ringcounter 0001 ... jhonson 1100그림 13 jhonson 1000그림 14 jhonson 00003. 고찰이번 실험은 nexy4 board과 verilog code를 사용하여 ring c

리포트 | 4페이지 | 2,000원 | 등록일 2022.08.22

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED

리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

현대오트론 R&D(연구개발)직 합격자소서 입니다

설계 지식을 갖췄습니다. Verilog HDL을 이용한 택시미터기 설계를 학부생 때 진행했었고, 대학원에 진학해서 앞서 언급한 스테레오 매칭 알고리즘을 FPGA를 이용해 검증해 보

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 6.Sequential-1 - 예비+결과+성적인증 (서울시립대)

in Verilog2. Verify designed sequential circuits with their test fixtures 3. Practice how to manage c

리포트 | 22페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 하여야 제대로 된 동작을 한다.5. Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. Behavioral level

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

[LX세미콘] [R&D digital design] [학사 채용연계형 인턴] 22하 합격 자기소개서

경험을 통해 디스플레이 구동 칩셋 설계의 경쟁력을 확보하겠습니다. 또한, verilog와 vivado 등 tool에 대한 이해도를 바탕으로 현업에서 사용되는 설계 이슈들을 분석 ... /1000)Digital design 직무는 개발하려는 제품의 spec에 맞게 logic을 설계하고 검증합니다. 이를 위해서는 디지털 시스템과 verilog, FPGA 등 개발 ... 설계 과목을 수강하며 SoC 개발 과정과 디지털 시스템에 대한 이해도를 높였습니다. 또한, verilog를 활용하여 FSM, digital clock 등 디지털 시스템을 구현

자기소개서 | 3페이지 | 4,500원 | 등록일 2022.12.26 | 수정일 2023.01.06

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 으며 EPROM 방식(ALTERA가 그 예)도 사용한다.- VHDL 또는 Verilog HDL 언어를 사용하여 디자인한다.- 본 실험에서 사용하는 Xilinx 사의 FPGA인 Spartan-3 ... . Ciletti(2016). Digital Design with an Introducton to the Verilog HDL 5thedition3) XILINX DS099 Spartan

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
판매자 표지

현대오트론 반도체직무 합격자소서 입니다

가 되기 위해 전공뿐만 아니라 IIRC연구소에서 Verilog로 FPGA 설계, IDEC 센터에서 Cell-based Design 과정 이수로 Chip Layout 설계, 성균관대

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

다운로드 장바구니
판매자 표지

LG이노텍 CTD 전기전자직 합격자소서

메모리로 이동한 데이터와 파라미터를 병렬 연산으로 가속하는 시스템을 Verilog를 사용하여 설계하였습니다.#의료용 초음파 영상신호 처리 시스템 설계 의료용 초음파 신호를 MATLAB

자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.16

다운로드 장바구니
시립대 전자전기컴퓨터공학부 마이크로프로세서 과목 최종 과제입니다.

code in rom32.v(own machine instruction의 코드는“피보나치수열의 제11항을 구하는 프로그램”을 작성)(3-1) Verilog source code ... 수열의 제11항의 값을 얻은 후에는 다시 pc가 4씩 증가하는 것을 확인할 수 있다.(4)Implementing addi instruction(4-1) Verilog source

리포트 | 10페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 합격 자기소개서

께 다른 강의를 수강하는 것이 좋겠다는 말까지 들었지만, 더욱 포기하고 싶지 않았습니다.시작은 Verilog 하드웨어 기술 언어를 사용하여 ALU를 구현하는 것이 ... 었습니다. Verilog라는 언어는 너무나도 생소했습니다. 또한 기본적인 논리연산도 모르던 저였기에 강의를 녹음하며 이해가 되지 않았던 부분을 복습하고 따로 digital logic

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
정보통신기초 설계

1. 실험 제목 B-11 RS와 D 플립플롭2. 실험 목적주어진 NAND 게이트로 구성한 RS-F/F에 따라서 Verilog코드를 작성하고 이를 시뮬레이션하여 SR-F/F의 특성 ... 을 이해한다.주어진 D-F/F에 따라서 Verilog 코드를 작성하고 이를 시뮬레이션 하여 D-FF의 특성을 이해한다.3. 실험 준비장비 셋팅 : 개인 노트북, Verilog ... Edition 10.4a팀원 역할 분담 내역 : 온라인 실습4. 실험 결과실험 절차실험 1주어진 NAND게이트로 구성한 RS-FF의 logic diagram에 따라서 Verilog

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.21

다운로드 장바구니
전전설2 3주차 실험 결과레포트

실험3. Basic Gates in Verilog결과보고서담당 교수 : 교수님학과 : 전자전기컴퓨터공학부학번 :이름 :제출한 날짜 :1. 실험주제 : Introduction to ... Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법 ... 는 VHDL로 미국방성 주도로 개발하였고 엄격한 문법이 특징이고 나머지 하나는 Verilog HDL로 반도체 업계주도로 개발하였고 유연한 문법이 특징이다. 이 중 이번 실험에 사용

리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 3주차

Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... Modeling)6. 토의7. 결론8. 참고 문헌1. 실험 목적- Xilinx ISE 프로그램의 Verilog를 이용하여 로직 게이트를 설계하고 프로그래밍 해본다.2. 배경 이론2 ... 던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기 때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기