"verilog"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog verilog 시계 fpga 프로젝트 FPGA verilog 자판기 디지털시스템설계

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog" 검색결과 661-680 / 1,540건

판매자 표지

2025년 중앙대학교 전자전기공학부 편입학 자기소개서(최초합격)

으로 구체적인 과정과 결과를 기술하시오.(800자 이내) 대학교 2학년 시절, 학술동아리 활동 중 Verilog와 FPGA를 이용하여 타이머와 알람, 스톱워치 기능이 추가된 디지털 시계 ... 으로 Verilog 코드를 모듈화하고, Modelsim 시뮬레이션에 적용시키며 오류들을 하나씩 해결해 나갔습니다. 이를 통해 클럭 신호들을 동기식으로 동작하게 하며 안정된 신호를 확보할 수 있

자기소개서 | 2페이지 | 5,000원 | 등록일 2025.06.07

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... - Verilog HDL의 +/- 연산자를 이용하여 쉽게 모델링이 가능함.(5) Sequential logic 모델링- always 구문으로만 작성이 가능.- Sensitivity

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

‘디지털 시스템 설계’ 수업에서 Verilog HDL을 이용해 ALU, 레지스터 파일, 컨트롤 유닛 등을 직접 설계하고 시뮬레이션한 경험은 RTL 설계의 흐름과 실제 구현 방식을 이해 ... 로 결심했습니다. 먼저 남은 시간 동안 저 스스로 회로 설계를 인수할 수 있도록 기존 설계 문서를 빠르게 분석하고, FPGA 회로 구현에 필요한 Verilog HDL 문법을 단기간 집중

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
디시설설계실습

디지털시스템설계 실습3 결과보고서학번이름1. 실험 제목Detect 101 Machine Design2. 실험목표Detect 101 Machine Design-Verilog

리포트 | 3페이지 | 2,500원 | 등록일 2020.11.15

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 설계결과보고서

1) 설계목표 1. FPGA를 이용하여 5분 타이머를 설계한다. (버튼을 누르면 0분 0초를 나타내는 0:00:00 디스플레이가 증가하고, 다시 누르면 정지한다.) 2. 5분 타이머에 반전 기능(남은 시간만큼 거꾸로 세는)을 추가하여 설계한다. ..

리포트 | 10페이지 | 1,500원 | 등록일 2021.10.24 | 수정일 2021.10.26

다운로드 장바구니
판매자 표지

LIG넥스원 인재영입 신입 HW 자기소개서와 면접자료

를 디납땜 및 테스트까지 전 과정을 주도하며 실무적 감각을 키울 수 있었습니다.특히 FPGA 설계 도구인 Vivado를 활용해 Verilog HDL로 알고리즘을 구현하고, 타이밍 분석 ... 어 행했고, 결과적으로 디지털 필터를 병행한 방식이 출력 신뢰도 면에서 우수하다는 결론을 도출할 수 있었습니다. 저는 디지털 필터 구조 구현을 맡아 Verilog로 직접 모듈을 설계 ... 게 적응할 수 있는 기반이 되었습니다.Q2. [FPGA 역량] FPGA를 활용한 구체적인 경험과 어려웠던 점은 무엇인가요?캡스톤디자인에서 Vivado를 사용해 Verilog HDL

자기소개서 | 5페이지 | 3,000원 | 등록일 2025.09.08

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

를 들어, Verilog 또는 VHDL과 같은 HDL 언어의 구문과 규칙을 숙지하여 회로를 효과적으로 작성할 수 있어야 합니다.※ 학사 수준에서는 HDL 언어(예: Verilog ... 다이어그램을 작성하고 분석하는 방법을 연구합니다.H D L 코딩에 필요한 기술HDL 코딩 기술HDL 언어(예: Verilog, VHDL)을 사용하여 디지털 회로를 기술하는 기술

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
개선된 이진 확장 GCD 알고리듬 기반 GF(2163)상에서 Iterative 나눗셈기 설계 (Design of Iterative Divider in GF(2163) Based on Improved Binary Extended GCD Algorithm)

한국정보처리학회 강민섭, 전병찬

논문 | 8페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
베릴로그 1-digit BCD counter 설계

디지털시스템설계 #5 Report2018. 6. 6 제출실험목적위 그림과 같은 입, 출력값을 가지는 2-digit BCD counter를 설계하는 것이 이번 실험내용.먼저 위의 블록도를 가진 1-digit BCD Counter 코드를 아래와 같이 설계함.1-digit ..

리포트 | 21페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
디시설, 디지털시스템설계 이론과제 8주차 인하대

(waveform) is correct. Attach Verilog HDL code and simulation result (waveform) from Vivado tool.그림

리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
충북대 디지털시스템설계 결과보고서3

에 배운 state machine을 verilog 코드로 구현해보았는데 실습을 해보니 이해하기가 더 수월했던 것 같다.

리포트 | 3페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
판매자 표지

삼성전자 DX부문_회로설계_최종합격 자기소개서_자소서 전문가에게 유료첨삭 받은 자료입니다.

분야 및 보유기술을 100자 이내로 요약하여 주시기 바랍니다. 보유기술은 전문분야에 해당하는 핵심 기술 위주로 작성바랍니다.디지털 회로설계- Verilog HDL을 이용한 디지털

Non-Ai HUMAN
| 자기소개서 | 1페이지 | 4,400원 | 등록일 2024.03.09 | 수정일 2025.10.01

다운로드 장바구니
판매자 표지

포항공과대학교(포스텍) POSTECH 일반대학원 전자전기공학과 연구계획서

연구계획저는 포항공과대학교 대학원 전자전기공학과 연구실에 진학을 한 다음에 X-PIM: 시스템 Verilog의 압축된 등가 모델을 사용하여 메모리 내 혼합 신호 처리를 위한 빠른

자기소개서 | 1페이지 | 3,800원 | 등록일 2025.02.25

다운로드 장바구니
판매자 표지

삼성전자 DS 회로설계 최종합격 자기소개서

삼성전자 DS부문 메모리사업부회로설계 직무 자기소개서 (최종합격)Essay 1: 삼성전자 지원한 이유 및 입사 후 회사에서 이루고 싶은 꿈(700자)컴퓨터 구조, 운영체제 등의 전공을 수강하며 CPU에 비해 DRAM의 속도는 더디게 발전하여 둘 간의성능 격차가 점점 벌..

자기소개서 | 5페이지 | 4,000원 | 등록일 2023.01.08

다운로드 장바구니
판매자 표지

NAND게이트 자세히 설명하고 NAND게이트를 사용하는 이유 NAND 와 NOR 게이트로 회로를 구성하는 경우가 많은데 어떤 점 때문인지

the Verilog HDL," 5th Edition, Prentice Hall, 2012.[2] S. Brown and Z. Vranesic, "Fundamentals of

리포트 | 3페이지 | 2,500원 | 등록일 2023.04.05

다운로드 장바구니
시립대_전전설2_Velilog_예비리포트_7주차

Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

다운로드 장바구니
논리회로설계실험 6주차 D Latch 설계

Structural modeling으로 구현하기 용이하다.3) Verilog Implementations(코드 실행)3.1) Behavioral modelingBehavioral

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
디지털시스템설계 hw3

HW#3문제 1번- 코드입력포트 : [7:0] a_in, b_in출력포트 : [7:0] d_out, e_out, f_out, g_out, h_out- 표inputvaluea_in8'b101001108'b101001108'b101001108'b10100110b_in8'b..

리포트 | 4페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니
판매자 표지

CJE&M 콘텐츠개발직 합격자소서

VLSI수업시간에는 하드웨어언어인 Verilog언어를 사용하여 지하철 매표기 프로젝트를 진행했습니다. 컴퓨터 그래픽스 수업에서는 OpenGL을 사용하여 3DMax의 그림편집기를 제작

자기소개서 | 2페이지 | 3,000원 | 등록일 2024.05.07

다운로드 장바구니
디지털시스템설계 hw7

HW#7문제 5.1~5.5번- 코드입력포트 : [7:0] innum[15:0] even_innum출력포트 : [3:0] outnum_1, outnum_2, outnum_3, outnum_4[16:0] outnum_5hw7_task.vhw7_task_tb.v- 블록다이어..

리포트 | 12페이지 | 1,000원 | 등록일 2021.01.07

다운로드 장바구니

이전10개 29 30 31 32 333435 36 37 38 다음10개

파워링크

신청하기