"회로실험 gate"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 전전설3 4bit adder 회로설계 mosfet 응용회로 mosfet current mirror 울산대 JFET and 회로 시립대 논리회로 디지털집적회로 전자회로설계실습

판매자 표지는 다운로드시 포함되지 않습니다.

"회로실험 gate" 검색결과 681-700 / 2,110건

전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

. iMPACT (09)1.9. Configuration PROM (10)2. 실험 방법 (11)2.1. AND Gate (11)2.2. Adder (17)2.2.1. Half Adder ... (18)2.2.2. Full Adder (18)2.2.3. 4-bit Ripple Carry Adder (19)3. 실험 결과 (19)3.1. AND Gate (19)3.2 ... 결과3.1. AND Gate아래는 위 실험 방법을 그대로 따라 자일링스 프로그래밍 후 Combo Ⅱ의 스위치 조작에 따른 LED의 점등 여부를 진리표와 함께 비교한 것이다.실험

리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
2 MOSFET Digital Logic Gate 결과

GATEVAVBVout0V0V4.2V0V5V0.0007V5V0V0.0008V5V5V0.0002V○ 위와 같은 실험회로의 Logic GATE 를 구성하여 Vout의 전압을 측정한 결과이 ... 다.○ NAND GATE를 저항으로 설계한 회로와 Active Load를 이용하여 MOSFET Rds로 설계한 회로 비교실험 1에서 NAND GATE를 저항으로 설계한 회로 ... < 02. MOSFET Digital Logic Gate 결과보고서 >20133172 채 현실험 결과[ 실험 1 MOSFET NAND GATE ]( Active Load를 이용

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
전자회로 : 실험 장비 및 디지털 게이트 IC들

실험 장비 및 디지털 게이트 IC들1.Abstract전자회로 실험에 필요한 장비사용법(Bread Board,멀티미터,전원공급장치)을 익히고 디지털 게이트 IC에 대해 조사한 후 ... 을 수 있도록 작은 구멍들로 구성되어 있는 빵 모양의 긴 판.⑵멀티미터: 회로 실험을 할 때 결과를 전압이나 전류의 측정값으로부터 얻어야 하거나 사용하는 회로 부품의 특성 값 ... 을 측정할 때 쓰는 장비⑶전원공급장치(Power supply): 전자회로와 그곳에 사용되는 모든 IC들에게 전압을 공급하고 그 전압 레벨을 조절해주는 장치ⅱ실험 A: 아래 회로도를 참고

리포트 | 4페이지 | 1,000원 | 등록일 2018.06.11

다운로드 장바구니
아주대학교 논리회로실험 실험7 결과보고서

Latch with Enable (Gate 이용)8×3 Priority 의 회로도결선도- 진리표- 분석이번 실험은J-K Latch with Enable을 확인해보는 실험이었다. 플립 ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 7- Shift ... 게 회로를 구성했고 올바른 결과를 얻었다.2) D LAtch with Enable (Gate 이용)D LAtch with Enable 의 회로도결선도D=1, C=1D=X, C=0

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
울산대학교 전자실험결과22 디지털 회로의 동작

실험22 디지털 회로의 동작과 Schmitt Trigger1.실험결과(1) 22-1게이트 동작전압TTLV_1H: 1.13V_OH : 4.4V_NoiseHigh : 3.27V_1L ... 및 고찰이번 실험에서는 게이트의 전압을 측정하여 noise margin을 확인하고 게이트 지연시간을 측정해보았다.먼저 지연시간을 측정하기 위해 부록의 7404 TTL GATE ... _NoiseLow : 2.22(2) Gate 지연시간 시간측정종류시간InverterTTLCMOS상승시간31ns17.1ns하강시간9ns20.98nst_PLH55.4ns15.5nst

리포트 | 1페이지 | 1,000원 | 등록일 2019.10.18 | 수정일 2019.10.19

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 결과보고서

2019년 전자전기컴퓨터설계실험25주차 실험보고서1. 실습1 2:4 디코더 설계실습1에서는 2:4 디코더를 디자인하는 것이 목표이다.코드는 다음과 같이 case 문을 통해 작성 ... 하였고,View Technology Schematic을 실행한 결과 위와 같은 논리회로가 디코더 내에 존재함을 확인할 수 있었다.또한 실제 실습 결과 아무것도 입력하지 않았을 때 ... 었을 때에는 1번 LED에 불이 들어왔다. 즉 2:4 디코더와 적합한 결과가 나왔다.2. 실습2 4:2 인코더를 Gate primitive으로 방법 디자인실습2에서는 4:2 인코더

리포트 | 16페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
실험15 소신호 MOSFET 증폭기 결과레포트

_{D}는V _{GS}에 의해 결정되어진다. 그런데 실험회로는 Source가 common으로V _{S}가 0V 고정 값이다. 따라서V _{G}값이 전류I _{D}를 결정하는 유일 ... 한 변수로서 작용한다. Gate로는 전류가 흐르지 않기 때문에 이론적으로는 실험1에서 구한 offset 전압의 2배가 인가되어야 한다.실험1의 값을 기반으로 10V근방의 offset값 ... 2000년도 응용전자전기실험2 결과보고서실험 15 . 소신호 MOSFET 증폭기제출일: 2000년 0월 00일분 반학 번조성 명1. 실험목적MOSFET을 사용하는 소스 공통 증폭

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 3주차 결과보고서

입력값 (0110)이 나왔으며 그 결과로 똑같이 LED 2번과 3번이 켜졌다.6. 응용과제(1비트 전가산기 회로 Gate primitive 설계)응용과제는 1비트의 전가산기 회로 ... 2019년 전자전기컴퓨터설계실험23주차 실험보고서1. 실습1 Two-input AND 게이트 설계와 시뮬레이션실습1에서는 비트 연산자를 이용한 베릴로그 언어 작성으로 AND게이트 ... LED에 불이 들어오지 않았지만, 두 버튼 다 눌러 (1,1)이라는 입력값을 주면 LED에 불이 들어왔다. 즉 AND의 진리표와 정확히 일치하는 결과를 얻었다.2. 실습2 (Gate

리포트 | 14페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
전자전기컴퓨터설계2 TTL gates Lab on Breadboard [예비레포트]

7408 AND gate IC 내부회로2. Materials & Methods (실험장비및재료와실험방법)가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서(1 ... ) Procedure of the Lab 1.OR gate의 입력 값에 따른 논리 회로를 확인한다실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.회로를 완성한 후, 회로와 전원이 올바르게 완성 ... 한다.그림 SEQ 그림 \* ARABIC 16 OR gate 실습 회로(2) Procedure of the Lab 2.XOR gate의 입력 값에 따른 논리 회로를 확인한다.실험 회로

리포트 | 17페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
Logic 연산과 gates 결과보고서

실험 1 Logic 연산과 gates실험결과1,2ABA BA + B1*************00연산 규칙에 따라 AND 둘중 하나만 거짓이어도 그 결과가 거짓으로 예상되고OR ... 21111111011101111001101111010110010100000이번 실험은 TTL 내부에 여러개의 OR gate가 들어있다는 것을 알 수 있다.1,2번 핀에 입력신호를 보내고 3번 출력핀을 4번 입력핀 ... 하게 측정됨을 알 수 있다.표1에서 1 은 참 0은 거짓 표 2에서 5V를 참 0V를 거짓이라 계산하면 이론값과 실험값이 동일함을 보일수 있었고. AND 연산 OR 연산에 의미를 알수

리포트 | 7페이지 | 2,000원 | 등록일 2018.06.07

다운로드 장바구니
전자전기컴퓨터설계2 TTL gates Lab on Breadboard [결과레포트]

& Methods (실험장비및재료와실험방법)(1) Procedure of the Lab 1.OR gate의 입력 값에 따른 논리 회로를 확인한다실험 회로를 꾸밀 때에는 장비의 전원을 OFF ... 의 입력 값에 따른 논리 회로를 확인한다.실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.OR gate와 AND gate를 올바르게 구성하여 XOR gate를 만든다.회로를 완성 ... 한다.실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.XOR gate와 AND gate를 올바르게 구성하여 반가산기를 만든다.회로를 완성한 후, 회로와 전원이 올바르게 완성

리포트 | 21페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
물리화학실험2 PN 접합 다이오드의 RC time constant측정

PN 접합 다이오드의 RC time constant측정과목명물리화학실험2학과학번이름조제출일자목 차SubjectPurposeProcedurePrincipleR과 C가 포함된 간단 ... 한 회로에서 충전 곡선RC time constant 측정 원리함수 발생기의 기능Reference1. Subject: PN 접합 다이오드의 RC time constant 측정2 ... : 일반적인 PN접합형 다이오드의 RC time constant를 오실로스코프와 함수발생기를 사용하여 측정한다.4. Principle① R과 C가 포함된 간단한 회로에서 충전 곡선

리포트 | 8페이지 | 1,000원 | 등록일 2020.07.03

다운로드 장바구니
실험1예비.Basic.Gates

-b >< 출력 6-b >< 회로 6-c >< 출력 6-c >4. 문 제실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate ... 1. 목 적Basic Gates의 동작에 대해 알아보고, Gate의 조합으로 회로를 구성할 수 있다.회로의 출력을 Boolean equation으로 표현할 수 있고, De ... Open Collector Output 반전기862-입력 XOR Gate3. 실 험 - Simulation회로 1과 같이 2-input AND gate를 2개 이용하여 3

리포트 | 10페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
판매자 표지

9 Digital Logic 결과

회로에서 = 5V , = 0V 를 인가 >< NOR gate logic 회로에서 = 5V , = 5V 를 인가 >○ 실험 환경에 소자는 예비보고서와 일치하도록 구성하였다. ( R ... 를 인가 >< NOR gate logic 회로에서 = 0V , = 0V 를 인가 >< NOR gate logic 회로에서 = 0V , = 5V 를 인가 >< NOR gate logic ... =1kΩ )○ 트랜지스터의 특성으로는 V, V, β = 100~300 이다.○ Inverter 회로, NOR gate Logic 회로를 구성하여 Vi 혹은 와, 를 인가하여 나오

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성 예비보고서

: 김경수 김지승실험 2. CMOS 회로의 전기적 특성1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템 ... 하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 25일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... 는 한 자리 2진수 2개를 입력하여 합(S)과 캐리(C-자리올림)을 계산하는 덧셈회로인데, XOR gate 하나와 AND gate 하나로 만든 회로이다.XOR 게이트는 두개의 입력

리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
4 MOSFET current source 예비

의 설계를 이해한다.실험 이론과 원리다음 그림은 FET를 기초로 한 두가지 타입의 current source의 동작을 나타낸다.이 회로들은 Load에 흐르는 전류가 Load의 크기 ... .2. 1단계에서의 실험을 220Ω과 1kΩ 저항을 각각의 load에 연결하여 각 load의 차이점을 설명하라3. 예비보고 3에서의 회로를 구성하여 실험 1을 반복하라Pspice ... 시뮬레이션과 설명: 실험책에 나와있는 회로도를 Simulation 해보았으나, 제대로 된 결과값을 얻을 수 없었다.그래서 이전 MOSFET CS Amplifier 예비보고처럼 적절

리포트 | 5페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
Multi-stage Amplifiers 13주차 결과보고서(점수 10+2/10)

지만 고유의 값을 가지기 때문이다.Figure SEQ Figure \* ARABIC 1Figure 1과 같이 Vdd를 Gate와 Drain 쪽에 연결한 회로를 설계하여 값을 측정 ... ommon-source amplifierFigure SEQ Figure \* ARABIC 23.3.1 실험의 회로인 Figure 2는 지난 실험에서 이미 한 번 다룬 적이 있다. 몇몇 ... .이제 실험을 통해 구해진 Voltage gain을 확인해 보자. 소신호를 포함한 3.3.1의 회로를 설계하고 측정한 Vin과 VOUT은 다음과 같다.Figure SEQ Figure

리포트 | 8페이지 | 1,500원 | 등록일 2020.04.04 | 수정일 2020.04.23

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 한 Sequential Logic 설계2. 실험결과 및 사진SR Flip-FlopT Flip-FlopD Flip-FlopSR Latch module Test Bench sourceSR Latch

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험Asynchronous Counter / Design of Synchronous ... Counters자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험 ... of the counter회로부품7408 quad AND Gate74LS76 dual J-K Flip-Flop3. 소자 및 장비7408 quad AND Gate 74LS76 dual

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
JK flip-flops

FF① NOR gate(7402)로 RS latch(실험 3 그림 1)를 구성하여 그림 1과 같이 회로를 완성한다. 이 JK FF는 trailing edge(+5 V에서 0 V ... 다. 결국 RS 플립플럽에 토글 기능을 합친 플립플럽이다.입력 JK가 논리 입력 00, 01, 10은 RS 플립플럽과 같고, JK=11일 때, Q는 반전된다.C. 실험 방법1. JK ... → 0110 → 111011 → 0110 → 111101 → 0110 → 111111 → 0110 → 111실험값이 첫 번째와 두 번째 모두 동일하게 출력되었다.J = K = 1 일 때

리포트 | 3페이지 | 1,000원 | 등록일 2019.06.25

다운로드 장바구니

이전10개 30 31 32 33 343536 37 38 39 다음10개

파워링크

신청하기