BCD 가산기 설계 결과보고서

소개글

"BCD 가산기 설계 결과보고서"에 대한 내용입니다.

목차

Ⅰ. 실험결과
1. 그림[3-46]의 블록도와 같이 두 BCD의 입력을 받아 7-세그먼트 FND에 BCD를 출력하는 BCD가산기를 설계하라. 설계는 두 입력을 4비트 가산기로 더한 후, 결과를 다시 BCD로 변환하는 과정을 구성한다.
2. 설계된 BCD 가산기를 컴파일, 시물레이션하라. 시뮬레이션 입력을 [표3-31]과 같이 주어졌을 때 7-세그먼트 디코드된 이진출력이 동일한지 검토하고 결과를 나타내라.

Ⅱ. 연습문제
1. 4비트 가산기/감산기에서 입력이 다음 표와 같을 때 FND에 나타나는 출력 값은 얼마인가?
2. n비트 가산기/감산기의 예에서 입출력 비트 수가 많아질수록 Schematic으로 설계 할 때와 Verilog 또는 VHDL로 설계할 때의 장단점을 설명하라.
3. BCD가산기에서 두 입력이 다음과 같을 때, 16진수 중간 덧셈 결과와 중간 결과가 BCD로 변환된 값을 시뮬레이션으로 나타내라.

Ⅲ. 고찰

본문내용

고찰
이번 실험에서는 10진수로 입력되는 두 입력을 더해서 10진수로 출력하는 BCD가산기를 설계하였다. BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다 일상생활과 디지털 연산은 기반으로 하는 수가 다르기 때문에 이 실습에서는 BCD로 입력되는 두 수를 더한 2진결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습하였다. 또한 BCD의 덧셈이 9를 넘을 경우 6(0110)을 더해서 계산하는 방식도 알아보았다.

참고 자료

없음