[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

목차

1. Introduction
2. Design
3. Conclusion
4. Evaluation

본문내용

Introduction

조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.

Design

① Describe what your circuit does

이번 회로는 '4bit 전가산기&전감산기'이다. 즉, 1bit 2진수를 3개를 더하는(혹은 빼는) 회로를 4번 반복하는 회로이다. · 1bit 전가산기
1bit 2진수 3개를 더하는 회로이다. 3개의 입력과 2개의 출력으로 구성된다. 3개의 입력에는 x, y, ci(carry in)이 있고, 출력에는 s와 co(carry out)이 있다. 여기서 carry in이란 2진수 덧셈에서 자리 올림을 받은 것을 의미한다. 그리고 carry out은 계산 결과 2이상의 수가 되어서 그 다음자리에 자리 올림을 주는 것을 의미한다. 이들의 계산을 진리표로 나타내면 아래와 같이 표현할 수 있다.

<중 략>

· 조합회로를 가지고 1bit 전가산기(혹은 전감산기)를 만드는 것이 가능하다.
· 4bit 전가산기는 1bit 전가산기의 반복이다.
· xor 게이트의 특징을 활용해서 전가산기와 전감산기를 동시에 구현할 수 있다.
· 4bit이므로 연산의 범위는 -8에서 7까지이다. 7을 넘어가면 overflow가 된다.

참고 자료

수업자료 - 04_가산기+설계(2013).pdf / 김종태 교수님
Digital Systems Design Using VHDL / Roth / THOMSON